Silexica最新版SLX解决方案可优化软硬件分区

业界首款解决方案，用来分析用于 RISC/FPGA 设计空间探索的 C/C ++ 代码，从而优化硬件/软件分区。

与赛灵思 SDSoC 开发环境和 Vivado Design Suite 完全集成，可简化 SLX 优化代码的合成。

致力于打造适用于异构多核器件的 SLX 编程工具的Silexica (silexica.com)，目前通过赛灵思开发者大会 （美国硅谷， 中国北京， 德国法兰克福）发布并演示其最新版 SLX ，用于满足基于赛灵思 Zynq SoC及其它带 Arm 处理器的器件需求。在为 FPGA 卸载加速机会分析 C/C ++ 代码时，SLX FPGA 流程可识别应用热点，这些热点可为提高系统性能提供最大的潜力。

SLX FPGA 流程包括对 C/C ++ 代码可综合性的检查以及对通过将软件功能卸载到 FPGA 可实现的性能提升的估计。开发人员可以从单个流程中获益，该流程可用于优化 Arm Cortex-A 处理器和 FPGA 架构的 C/C++。SLX FPGA 流程提供业界首款完整的 C/C++ 优化解决方案，为用户提供对其应用的深入了解，以指导 FPGA 设计空间探索来融合优化的硬件/软件。

通过将 FPGA 用于嵌入式计算任务，此版本的 SLX 旨在支持软件专业人员，满足其提升系统性能的需要。从历史上看，由于缺乏针对 RISC 核和 FPGA 架构进行分析和优化的工具，

因此难以识别和优化用于 FPGA 卸载的 C/C ++ 代码。用于 FPGA 的 SLX 为软件开发人员提供了一种优化异构多核系统软件的简化方法。Silexica Booth 的实时 SLX 版本展示了从 C/C ++ 代码分析和优化到软件 FPGA 代码综合的工作流，SLX 识别的软件是使用集成 SLX 和赛灵思 SDSoC 流程执行 FPGA 的理想选择。

Silexica 首席执行官 Maximillian Odendahl 表示，“多个系统融合到基于赛灵思 Zynq SoC 的单个器件中会带来严峻的挑战，这引入了来自商业、第三方、社区和半导体等领域的软件优化问题。这需要新一代的工具，它能够深入了解系统优化和加速引擎卸载所需的软件行为，这正是 SLX 的设计目标。”

Silexica 将参加在硅谷 (US)、北京 (CN) 和法兰克福 (DE) 举办的三场赛灵思开发者大会。

关于 Silexica
Silexica 提供软件开发解决方案，帮助技术公司采用诸如从概念到部署的自动驾驶汽车等智能产品。SLX 编程工具通过提供软件在系统中的行为的深入了解，帮助开发人员实现在嵌入式超级计算机上能够高效运行的软件。