一文详解二极管在ESD防护中的应用

本文分析，器件结构参数对其ESD性能的影响。

图一.Polysilicon-Bound diode结构参数示意图。该二极管的主要器件参数有：Ld阴阳极有源区长度，Lg栅极长度，器件宽度W，Finger数目。

直流特性：

图二.Polysilicon-Bound diode的DC特性。所图所示为Polysilicon-Bound diode在不同参数下的直流I-V特性。L表示器件宽度（这里的L就是下文的W），d表示栅极长度（与下文的Lg一致）。从直流特性上看，Total W越大，器件正向导通的Ron越低。

ESD瞬态特性：

图三.Ld参数对性能的影响。从图中可以看出参数Ld对器件在VF-TLP下的过冲电压和开启时间影响都不大。该参数并不决定P/N结接触面处的电场分布。

图四。宽度W参数对性能的影响。从图中可以看出不同宽度的二极管瞬态I-V特性。宽度越大，电场纵向分布越均匀，过冲电压越低。

图五.finger数目对性能的影响。增加finger数目与增加器件宽度的机理相似，但是因为电流的趋肤效应，增加finger数目能提高器件的开启均匀性。无论MOS，SCR，diode适当的增加finger也能适当提升ESD性能。

图六.Lg对性能的影响。Lg（同上文的参数d）的长度决定了P-WeLL的调制串联电阻。Lg越大，P-WeLL的长度越大，P-WeLL的阱电阻越大，面对ESD的过冲电压越高，开启电阻Ron也随之增大。同时载流子的穿透深度越大，其寿命越长，从而造成二极管的开启时间也随之增大。针对不同长度Lg的VF-TLP和TLP结果表明，Lg越大，VF-TLP的Ron越大，CDM防护性能大幅下降。而其对TLP影响不大。

图七。栅极连接对VF-TLP的影响。如图所示为栅极不同连接对VF-TLP的影响，栅极浮空的CDM防护性能最优，而直流性能差距不大。将DC特性与ESD瞬态特性进行对比后，增加器件宽度与finger数目能有效提升其直流与ESD性能。减少栅极长度，能有效改善CDM性能，对HBM和DC特性影响不大。将栅极浮空能有效提升CDM性能，对直流性能影响不大。

寄生二极管

凡是器件中存在PN结，那么就会存在寄生二极管。此外CMOS工艺普遍采用反偏PN结进行器件隔离，所以寄生二极管在IC中较为常见。就拿MOS举例，NMOS的源漏与阱，PMOS的源漏与阱都是寄生二极管。虽然寄生二极管与常规二极管的核心都是PN结，但是寄生二极管与正常二极管不论是DC直流特性还是ESD瞬态特性都会有一定区别：一。开启电压寄生二极管的开启电压普遍高于正常二极管，该差距主要与器件结构有关。二。开启电阻寄生二极管的开启电阻也普遍高于正常二极管，寄生二极管阴阳极一般都会有较大的阱电阻，导致其开启电阻也较高。三。反向特性寄生二极管的反向特性普遍异于正常二极管，寄生二极管的反向特性一般会带来导电机制的改变，如GGNMOS，SCR，Bipolar等。

寄生二极管的ESD应用

寄生二极管的ESD情况较为复杂，一方面某些器件中的寄生二极管会参与ESD泄放，另一方面有些器件又极力避免寄生二极管参与ESD泄放。这主要是出于器件自身鲁棒性的考虑。像SCR，GCNMOS等器件都避免器件中的寄生二极管参与ESD。SCR中寄生二极管属于线性缓变结，寄生二极管的阳极为P-WeLL，阴极为N-WeLL，该PN结的空间电荷区较大，SCR如果承受反向ESD电流会有失效风险。除此之外GGNLDMOS因为有漂移区的存在，导通电阻较大，某些fab也不建议其承受ESD。

图八.SCR寄生二极管示意图。而GCNMOS也是同样的情况，因为GCNMOS的工作原理是让ESD通过沟道进行泄放，所以其不会像GGNMOS那样强调寄生三极管的鲁棒性，所以GCNMOS中的寄生二极管承受ESD电流会有一定风险，如果GCNMOS做为Power Clamp，有些设计会在GND与VDD间加一个二极管。（内部核心电路的NMOS中的寄生二极管不能承受由GND到Output端的负向ESD也是如此，其器件鲁棒性较差，不能承受ESD电流的冲击。）而GGNMOS，三极管等器件，因为其本身就是通过寄生器件实现ESD泄放，所以允许其寄生二极管参与ESD泄放。比如GGNMOS会拉宽Drain端，并做SAB层，提高器件的鲁棒性。而三极管本身就是电流驱动器件，其寄生二极管也允许进行ESD泄放。但是“兵无常势，水无常形”。只要ESD器件设计合理，利用寄生二极管参与ESD泄放，提高器件利用率，降低面积也是可行的设计方法。

ESD二极管与普通二极管的区别

虽然工作原理是一样的，但是相较于常规二极管器件，ESD-diode更看重过电流能力，寄生电容，开启电阻等参数。所以这两者在版图上还是有所区别。

图九。常规二极管版图。如图所示，有些fab厂提供的常规二极管的标准单元其阴极有源区并不会完全包裹阳极。或者有源区宽度较小，或者阴极不会全部覆盖金属。从ESD的角度上说这种设计存在弊端，首先阴极（阳极）如果不能完全包裹阳极（阴极），那么电流分布不均，总会有一个方向ESD电流会产生涡流，会有器件损害风险。有源区过窄或者金属，通孔密度过低会限制过电流能力，增加ESD失效风险。（同时要兼顾Latch-up风险）ESD器件最好通过顶金从PAD处过电流。