富昌电子SiC设计分享（五）：SiC MOSFET 相关应用中的EMI改善方案

富昌电子（Future Electronics）一直致力于以专业的技术服务，为客户打造个性化的解决方案，进而缩短产品的设计周期、加快行业发展的步伐。在第三代半导体的实际应用领域，富昌电子结合自身的技术、项目经验积累，着笔SiC相关设计的系列文章，希望能给到大家一定的参考，并期待与您进一步的交流。

本文作为系列文章的第五篇，主要针对SiC MOSFET相关应用中的EMI改善方案做一些探讨。

对设计人员而言，成功应用 SiC MOSFET 的关键在于深入了解 SiC MOSFET 独有的工作特征及其对设计的影响。SiC MOSFET的快速开关速度，高额定电压和低RDS(on)使其对于不断寻求在提高效率和功率密度的同时，保持系统简单性的电源设计人员具有很高的吸引力。但是，由于高压及超快的开关速度带来的超高di/dt，dv/dt，会通过系统的杂散电感，电容形成干扰，比如SiC MOSFET过高的开关速度会引起Vds振铃尖峰，因而产生EMI。

寄生电感是SiC MOSFET Vds尖峰和振铃的主要原因。SiC MOSFET的快速开关速度会导致较高Vds尖峰和较长的振铃时间。这种尖峰会降低设备的设计裕量，并且较长的振铃时间会引入EMI。在大电流情况下，该现象更加明显。

判断EMI是否来源于di/dt与dv/dt，以及采用合适的、有针对性的方案就显得尤为重要，常见的EMI解决方案技术如下:

1, 通过使用高栅极电阻（Rgon， Rgoff）来实现降低通过器件的电流变化率（dI/dt）. 高的Rg会显着增加开关损耗, 需要在效率和EMI平衡。

2，通过使用门极漏极电容Cgd来降低器件Vds的电压变化率（dv/dt), 高的Cgd同样会增加开关损耗, 需要在效率和EMI平衡。

3， 降低功率环路的杂散电感，最大限度缩短导线长度，降低 PCB布局的电感（如将栅极驱动器放在尽可能靠近 MOSFET 的位置，并使用叠接式导线几何形状而不是并排(共平面)几何形状），也是改善EMI的有效方法，需要在最小间距和间隙安全规定平衡。

4，使用新的封装如贴片低引线电感（如图一），封装电感是决定切换时间的关键参数，而切换时间与开关速度和EMI等密切相关，需要在的封装和热性能平衡。

5，新的数控技术（如频率抖动， 软开关技术等） 对低和高频段的EMI有好处 。

6，使用缓冲器（如RCD） 对Vds振荡尖峰做吸收（如图二），也能明显改善Vds抖动和EMI（如图三所示测试结果），但是需要在效率和EMI平衡。相比于调节Rg，该方案相对高效。

 图一                                                      

 图二

 图三

 
结论: 以上是富昌电子与客户工程师交流总结的EMI方案，供参考。 由于EMI的产生原因和机理不同，方案也不一样，有时需要多种方案综合评估。如需进一步探讨，请联系富昌电子技术方案中心。

点击查看该系列其他SiC设计文章

 
关键字： 碳化硅，SiC，SiC MOSFET，EMI改善，新能源汽车，储能，富昌电子
 
 
参考文献：
 

1. EMI Prediction Method for SiC Inverter by Developing an Accurate Model of Power Device.
2. How to Minimize EMI and Switching Loss When Using SiC MOSFETs
3. Switching Fast SiC FETs with a Snubber.
4. Challenges in Switching SiC MOSFET without Ringing.