20纳米战火炽 FPGA商竞推全新架构

　　现场可编程闸阵列（FPGA）厂商在20纳米（nm）节点的战火愈演愈烈。除了比拼先进制程技术，FPGA领域两家领导厂商--赛灵思（Xilinx）及 Altera亦于日前针对20纳米产品分别推出全新的设计架构及开发工具，藉此强化产品竞争力，让FPGA先进制程角力战再添火药味。

　　改造FPGA架构　赛灵思强攻20纳米

　　以赛灵思为例，为顺利从28纳米挺进至20纳米世代，该公司除借重台积电在先进制程的技术能力之外，亦重新设计了全新的设计架构--UltraScale及设计工具--Vivado，以突破FPGA从28纳米过渡到20纳米面临到的物理局限及设计瓶颈，期抢得市场先机。

　　

　　图1 赛灵思全球品质控管与新产品导入资深副总裁汤立人表示，全新的设计架构/工具/方法为20和1x纳米FPGA产品决胜的重要关键。

　　赛灵思全球品质控管与新产品导入资深副总裁汤立人（图1）表示，光纤网路、数位影音及无线通讯等应用领域，未来势必分别朝1Tbit/s、8K4K及先进长程演进计划（LTE-Advanced）的世代迈进，届时将带来大量的封包数据、频宽、资料流处理等需求，亦为高阶系统设计带来艰鉅的挑战；因此先进制程的FPGA产品重要性将显着攀升。

　　不过，汤立人指出，由于FPGA产品本身在浮点运算、封包处理、布线资源与逻辑单元分配上具有物理局限性，因此从28纳米进阶到20纳米制程后，其在性能及功耗方面的表现并不会改善多少，无法应付日趋复杂的系统运用，工程人员可能因此遭遇设计瓶颈，而不得不采用所费不赀的特定应用积体电路（ASIC）或设计弹性较不高的特定应用标准产品（ASSP）。

　　因此汤立人进一步表示，FPGA若要从28纳米顺利挺进至20纳米，甚至是1x纳米世代，并提供给工程人员效能优异的可编程元件，FPGA厂商的角力重点已不仅仅止于单纯的先进制程竞赛，更重要的是全新的设计架构、设计工具及设计方法（Design Methodology）如何与先进制程FPGA多方搭配，方能解决20或1x纳米FPGA产品面临到的各种物理局限和设计挑战。

　　有鉴于此，赛灵思特别针对20或1x纳米世代设计出类ASIC级（ASIC-class）的FPGA架构--UltraScale，能提供FPGA产品新一代的布线技术，以及高于过往解决方案两倍的布线资源；在逻辑区块的分布上亦采用新的可配置逻辑区块（Configuration Logic Block， CLB）封装，改善过往因逻辑单元分布鬆散而导致的时脉偏移诟病，使UltraScale FPGA产品具备ASIC级的时脉技术。

　　汤立人指出，这些新的逻辑架构和功能，可突破20或1x纳米芯片遇到的效能瓶颈，且所需功耗仅有目前解决方案的一半，并让所有的逻辑区块使用率达90%以上，而过往可能只有75？80%；亦即，当FPGA内含两百万个逻辑单元时，工程人员可使用到一百八十万个，让系统效能和整合度较过往提升一点五到两倍。

　　除提出UltraScale新架构外，赛灵思也推出全新的设计工具--Vivado和设计方法--UltraFast，为UltraScale FPGA产品提供各种ASIC级的可编程效能。

　　汤立人指出，事实上赛灵思已不再只着眼于FPGA市场的竞争，由于20纳米FPGA产品与设计工具/方法能快速为客户的系统创造出差异化设计，因此赛灵思更企盼20纳米FPGA产品未来能成为ASIC/ASSP设计的绝佳替代方案。

　　不让赛灵思专美于前，同样身为FPGA领域重量级厂商的Altera，也卯足全力展开新一波20纳米FPGA攻势，并于2013年12月上旬发布 Arria 10版的Quartus II软体，这也是Altera第一款支援20纳米FPGA和系统单芯片（SoC）的开发工具。

　　新款开发工具出笼　Altera 20纳米攻势起

　　Altera软体工程副总裁Premal Buch表示，过去六个月中，试用Quartus II软体的客户已成功使用该工具设计出Arria 10 FPGA和SoC，代表Altera已成功为所有希望能迅速实现20纳米元件应用的客户提供相应的软体支援。Quartus II软体采用现代多核心运算技术的尖端演算法，能够持续扩充Quartus II软体性能，让Altera下一代产品系列持续保有最快编译时间的优势。

　　据了解，Arria 10版Quartus II软体支援多种FPGA和SoC元件，包括具有一百一十五万个逻辑单元、密度最大的中阶Arria 10元件。Arria 10 FPGA和SoC采用台积电的20纳米制程技术，性能比目前的高阶FPGA高出15%，功率消耗比以前的中阶元件低40%。

　　Arria 10 FPGA和SoC还具有精度可调数位讯号处理器（DSP）模组、整合硬式核心硅智财（IP），以及具有1.5GHz双核心安谋国际 （ARM）Cortex-A9处理器的可选式整合处理器系统，整合度比竞争中阶元件高两倍。此外，Arria 10 FPGA和SoC还提供28Gbit/s收发器，频宽比当前一代产品高四倍，系统性能提高三倍，并支援PCIe Gen3 x8、频宽2666Mbit/s的第四代双倍资料率记忆体（DDR4）以及15Gbit/s混合记忆体立方体（HMC）。

　　综上可知，FPGA厂商在20或1x纳米的角力战已不仅止于制程技术，更重要的是厂商能否推出全新的设计架构及开发工具，以协助客户突破20或1x纳米FPGA产品的设计挑战，这也让FPGA先进制程竞赛的战线更形扩大。