AMBA总线概述（二）

AXI是ARM在1996年提出的微控制器总线家族AMBA中的一部分。AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括：
AXI4：主要面向高性能地址映射通信的需求,允许最大256轮的数据突发传输；
AXI4-Lite：是一个简单地吞吐量地址映射性通信总线,是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元；
AXI4-Stream：面向高速流数据传输,去掉了地址项，允许无限制的数据突发传输规模；

AXI4总线分为主、从两端，两者间可以连续的进行通信。其优势：

适合高带宽低延时设计, 无需复杂的桥就能实现高频操作,能满足大部分器件的接口要求,适合高初始延时的存储控制器,提供互联架构的灵活性与独立性,向下兼容已有的AHB和APB接口。

AXI 能够使SoC 以更小的面积、更低的功耗，获得更加优异的性能。AXI 获得如此优异性能的一个主要原因，就是它的单向通道体系结构。

1、单向通道体系结构使得片上的信息流只以单方向传输，简化时钟域间的桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。

2、支持多项数据交换。通过并行执行猝发操作，极大地提高了数据吞吐能力，可在更短的时间内完成任务，在满足高性能要求的同时，又减少了功耗。使用字节线来支持非对齐的数据传输，使用基于burst的传输，只需传输首地址，支持多种寻址方式，支持乱序传输。

3、独立的地址和数据通道,分离的地址/控制、数据相位。地址和数据通道分开，能对每一个通道进行单独优化，可以根据需要控制时序通道，将时钟频率提到最高，并将延时降到最低。分离的读、写数据通道，能提供低功耗DMA。

4、增强的灵活性。AXI技术拥有对称的主从接口，无论在点对点或在多层系统中，都能十分方便地使用AXI技术， 允许容易的添加寄存器级来进行时序收敛。

AXI总线还定义了在进出低功耗节电模式前后的握手协议。规定如何通知进入低功耗模式，何时关断时钟，何时开启时钟，如何退出低功耗模式。这使得所有IP在进行功耗控制的设计时，有据可依，容易集成在统一的系统中。

AXI4的工作模式
1、 总线的两端可以分为master和slave，他们直接一般通过interconnect连接，如果是一对一的话，interconnect可以没有。

2、 AXI协议是基于burst的传输，并且定义了以下5个独立的传输通道：读地址通道、读数据通道、写地址通道、写数据通道、写响应通道，极大的提高了AXI的传输性能。
读地址通道，包含ARVALID, ARADDR, ARREADY信号；
写地址通道，包含AWVALID，AWADDR, AWREADY信号；
读数据通道，包含RVALID, RDATA, RREADY, RRESP信号；
写数据通道，包含WVALID, WDATA，WSTRB, WREADY信号；
写应答通道，包含BVALID, BRESP, BREADY信号；

其中ACLK为axi总线时钟，ARESETN是axi总线复位信号，低电平有效；读写数据与读写地址类信号宽度都为32bit；READY与VALID是对应的通道握手信号；WSTRB信号为1的bit对应WDATA有效数据字节，WSTRB宽度是32bit/8=4bit；BRESP与RRESP分别为写回应信号，读回应信号，宽度都为2bit，‘h0代表成功，其他为错误。

地址通道携带控制消息用于描述被传输的数据属性，数据传输使用写通道来实现“主”到“从”的传输，“从”使用写响应通道来完成一次写传输；读通道用来实现数据从“从”到“主”的传输。

3、读写时序：

写地址通道：当主机驱动有效的地址和控制信号时，主机可以断言AWVALID，一旦断言，需要保持AWVALID的断言状态，直到时钟上升沿采样到从机的AWREADY。AWREADY默认值可高可低，推荐为高（如果为低，一次传输至少需要两个周期，一个用来断言AWVALID，一个用来断言AWREADY）；当AWREADY为高时，从机必须能够接受提供给它的有效地址。

写数据通道：在写突发传输过程中，主机只能在它提供有效的写数据时断言WVALID，一旦断言，需要保持断言状态，知道时钟上升沿采样到从机的WREADY。WREADY默认值可以为高，这要求从机总能够在单个周期内接受写数据。主机在驱动最后一次写突发传输是需要断言WLAST信号。