0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA之家

文章:882 被阅读:482.6w 粉丝数:211 关注数:0 点赞数:75

广告

CAN总线入门知识科普

CAN总线由德国BOSCH公司开发,最高速率可达到1Mbps。CAN的容错能力特别强,CAN控制器内....
的头像 FPGA之家 发表于 05-14 14:29 5762次阅读

多采样率数字滤波器的抽取和内插过程 多速率滤波器的Matlab实现

很明显从字面意思上可以理解,多采样率嘛,就是有多个采样率呗。前面所说的FIR,IIR滤波器都是只有一....
的头像 FPGA之家 发表于 05-12 16:51 13942次阅读

CPU使用率是什么意思

打开电脑的任务管理器,看着跳动的CPU使用率,发现很舒服。每一个线程占用了多少CPU清清楚楚,也就能....
的头像 FPGA之家 发表于 05-12 10:37 11117次阅读

用最少的IO口,扫最多的键?

对,大部分技术参考书都这么做,我们也经常这样做:用3个IO口作行扫描,2个IO作列检测(为方便描述,....
的头像 FPGA之家 发表于 05-10 10:22 3892次阅读

解析Zynq的加载方式

因为在S6或者其他7系列的FPGA中,是有一套非常成熟的FPGA加载机制(Xilinx有很详细的指导....
的头像 FPGA之家 发表于 05-09 10:53 4697次阅读

Vivado里关闭R5/A53/GPU

在SDK/Vitis里创建FSBL和Standalone程序,启动后,在XSCT命令后窗口下,检查R....
的头像 FPGA之家 发表于 05-09 10:45 3293次阅读

ZYNQ的启动流程

ZYNQ7000 SOC 芯片可以从 FLASH 启动,也可以从 SD 卡里启动, 本节介绍程序 F....
的头像 FPGA之家 发表于 05-07 09:41 8602次阅读

一文详解Vivado的ECO流程

有时我们需要在设计网表的基础上微调一下逻辑,这样可以无需修改代码,也无需重新做综合,在设计调试中可以....
的头像 FPGA之家 发表于 04-29 09:03 6696次阅读

如何实现FPGA中的除法运算

FPGA中的硬件逻辑与软件程序的区别,相信大家在做除法运算时会有深入体会。若其中一个操作数为常数,可....
的头像 FPGA之家 发表于 04-27 09:16 9307次阅读

高斯滤波器的工作原理及实现方法

本文主要介绍了高斯滤波器的原理及其实现过程。
的头像 FPGA之家 发表于 04-27 09:06 8451次阅读

把一个算法用RTL实现,有哪些比较科学的步骤?

软件环境可以快速搭建仿真模型,并且进行验证,为硬件RTL实现提供参考依据。在具体算法设计时,必须考虑....
的头像 FPGA之家 发表于 04-26 10:19 2714次阅读

基于FIFO的串口发送机设计全流程

assign 用来给 output,inout 以及 wire 这些类型进行连线。assign 相当....
的头像 FPGA之家 发表于 04-25 09:38 2910次阅读

一文详细了解时钟基础知识

理想的时钟模型是一个占空比为50%且周期固定的方波。Tclk为一个时钟周期,T1为高脉冲宽度,T2为....
的头像 FPGA之家 发表于 04-22 09:26 8792次阅读

两个PS I2C控制器的回环测试

I2C 总线的两根信号线 SCL 和 SDA 需要上拉才能正常工作,当板卡上没有合适的硬件设置或者没....
的头像 FPGA之家 发表于 04-13 08:35 3182次阅读

基于FPGA的可重构计算平台设计

在计算机与电子产品的世界中,我们习惯于通过两种截然不同的方法实现计算:硬件以及软件。计算机硬件,比如....
的头像 FPGA之家 发表于 04-13 08:25 2116次阅读

常见电子元器件图片及名称

电阻器(Resistor)是一个限流元件,用字母R来表示,单位为欧姆Ω。将电阻接在电路中后,电阻器一....
的头像 FPGA之家 发表于 04-13 08:25 52037次阅读

如何开展FPGA/SoC架构设计工作

在我写的大多数博客里,都演示或解释了FPGA/SoC的设计细节技术。但是这篇文章将有所不同,因为在这....
的头像 FPGA之家 发表于 04-13 08:22 2204次阅读

在RTL设计中如何做到低功耗设计

做芯片第一应该关注的是芯片的PPA(Performance, Power, Area),本篇浅显的部....
的头像 FPGA之家 发表于 04-13 08:12 3059次阅读

IIC总线协议介绍

起始位:SCL为高电平期间 SDA出现下降沿
的头像 FPGA之家 发表于 04-13 08:04 2972次阅读

FPGA端SRIO IP核系统总览及端口介绍

RapidIO标准分为三层:逻辑,传输和物理。
的头像 FPGA之家 发表于 04-12 19:51 4630次阅读

XADC内嵌在PS端的使用

XADC内嵌在PS端,允许CPU或其他主机连接XADC,而不用使用PL端。XADC最大采样率为1MS....
的头像 FPGA之家 发表于 04-12 19:37 3604次阅读

用FPGA实现FFT算法的方法

摘要:在对FFT(快速傅立叶变换)算法进行研究的基础上,描述了用FPGA实现FFT的方法,并对其中的....
的头像 FPGA之家 发表于 04-12 19:28 6917次阅读

Xilinx Zynq系列FPGA实现神经网络中相关资源评估

FPGA并没有像软件那样用已有的cache,FPGA的HLS编译器会在FPGA中创建一个快速的mem....
的头像 FPGA之家 发表于 04-07 11:31 8823次阅读

assign组合逻辑和always@(*)组合逻辑的区别

1.always@后面内容是敏感变量,always@(*)里面的敏感变量为*,意思是说敏感变量由综合....
的头像 FPGA之家 发表于 03-15 14:08 11272次阅读

时序逻辑中的阻塞和非阻塞

Verilog HDL的赋值语句分为阻塞赋值和非阻塞赋值两种。阻塞赋值是指在当前赋值完成前阻塞其他类....
的头像 FPGA之家 发表于 03-15 13:53 3949次阅读

典型的AMBA系统介绍

本文主要介绍AMBA2.0 (Advanced Microcontroller Bus Archit....
的头像 FPGA之家 发表于 03-15 13:46 2436次阅读

基础的Linux操作命令

IC设计是在linux环境下,很多操作需要在Terminal中进行,因此想要学习IC设计,就必须先需....
的头像 FPGA之家 发表于 03-15 13:42 2256次阅读

嵌入式驱动开发两大子系统的使用

本文的关注点是 gpio driver --> gpio subsystem core -> gpi....
的头像 FPGA之家 发表于 03-15 13:41 2543次阅读

Verilog系统函数和边沿检测

“ 本文主要分享了在Verilog设计过程中一些经验与知识点,主要包括Verilog仿真时常用的系统....
的头像 FPGA之家 发表于 03-15 13:34 3406次阅读

Verilog设计过程中的一些经验与知识点

 “ 本文主要分享了在Verilog设计过程中一些经验与知识点,主要包括块语句、阻塞赋值和非阻塞赋值....
的头像 FPGA之家 发表于 03-15 12:19 3232次阅读