0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

把一个算法用RTL实现,有哪些比较科学的步骤?

FPGA之家 来源:FPGA之家 作者:FPGA之家 2022-04-26 10:19 次阅读

针对近日技术交流群里讨论的算法与RTL实现问题,写篇文章,做一次总结。

新手遇到的是新问题,对于有相关经验的工程师而言,可能都遇到过。

作为算法、FPGAIC等集中交流的平台,群贤毕至,集思广益,解决大家对相关知识和技术上的困惑,让问题变得更简单。

群友们提到一个很多人都会遇到的现实问题:

“把一个算法用RTL实现,有哪些比较科学的步骤?第一步干什么?第二步干什么?第三步干什么……?”

c5cfc0d6-c506-11ec-bce3-dac502259ad0.png

这个问题,对于FPGA、ASIC等逻辑电路设计人员来讲,是非常重要的问题。

通常来讲,我们做算法实现,需要有对标的算法模型,作为验证硬件逻辑设计是否正确的参考依据。

我们首先要根据实际需求,针对某方面的信号处理问题,做一个链路级或模块级快速仿真验证设计。最常见的比如通过MATLAB/C/C++等软件环境进行设计和验证。

c5ddef1c-c506-11ec-bce3-dac502259ad0.png

软件环境可以快速搭建仿真模型,并且进行验证,为硬件RTL实现提供参考依据。在具体算法设计时,必须考虑数据流的处理过程:数据从哪里来,数据需要经过哪些步骤处理,处理之后送到哪里。

接下来,我们需要将MATLAB、C++等算法模型由浮点转为定点,这个工作可以做好之后再去做逻辑设计,也可以省略,但一定要清楚是如何定点的。

做好算法设计后,需要进行性能评估,看是否符合预期要求,不符合则进一步优化,或者换一种设计方法。

在做逻辑实现之前,还有一个重要工作,就是对算法处理步骤进行一步一步分解,解决如何从a到b再到c的过程,落实到加减乘除。

当算法实际满足要求后,则考虑逻辑实现的问题。

首先,建议采用自顶向下的设计思想,进行系统架构设计,明确整个处理过程,需要执行哪些功能,涉及哪些接口

c5ea2908-c506-11ec-bce3-dac502259ad0.png

接下来,选芯片器件,评估资源占用情况,评估需要用多少乘法器,除法器,DSP,BRAM,GT等。

其次,评估处理时间要求,是否需要实时性处理,给予多少时间来处理,进而评估所需时钟频率,以及是否需要存在多个时钟域处理。

c605bc72-c506-11ec-bce3-dac502259ad0.png

对于信号处理系统,有的需要实时处理,有的则不需要实时处理。最具挑战的无疑是实时性要求高的通信、雷达和图像等领域的信号处理问题。

首先解决信号处理中的算法问题,为实现某一处理过程,需要分哪些步骤,最终得到什么样的结果。

为了实现实时处理,逻辑电路该怎么去设计?

c61816e2-c506-11ec-bce3-dac502259ad0.png

于是,算法问题既要研究如何处理数据流的问题,也要研究如何快速处理的问题。

电路实现时,则需要考虑资源消耗、并行处理结构,流水处理和控制逻辑。

c6233ac2-c506-11ec-bce3-dac502259ad0.png

如果有处理速率要求,则需考虑并行+流水的处理方式,并考虑单时钟下的数据位宽。

同时,务必明确数据流向,前后级接口,功能模块内部RTL逻辑处理,细化到每个时钟应该怎么处理,step by step。

c63a474e-c506-11ec-bce3-dac502259ad0.png

以上都比较明确后,可以着手进行RTL设计。RTL设计的核心,便是寄存器RAM和FSM的灵活使用。其中,FSM占据了大部分功能。通常情况下,我们不只是操作纯数据流,而是在各种控制信号和参数下进行设计,此时涉及各种FSM和选择器设计,并注意是否需要进行流控。

c65190fc-c506-11ec-bce3-dac502259ad0.png

RTL代码设计完成之后,进行TestBench平台搭建和仿真验证是必要的,特别是对于复杂功能模块或系统设计而言。经验再丰富的工程师,也不敢保证,不经过仿真验证直接上板一定没问题。

验证也是一门重要的技术,这也是为什么存在IC验证岗位,目的就是为芯片成功流片严格把关,一旦流片失败,损失重大,影响深远。

FPGA的开发设计,同样需要进行仿真验证。通常,我们可以通过算法链路产生所需激励源,通过TestBench对功能模块进行验证,并进行结果对比分析。重点解决两个问题:

一是验证逻辑时序是否存在问题,比如信号是否对齐,有无接口处理不当导致数据丢失等。

二是信号处理过程是否得当,数据位宽、精度等是否符合算法要求。

解决功能性问题后,就需要考虑性能问题。定点是否合适,与浮点算法性能的差异有多大,或者软件中的定点处理与逻辑电路定点处理,误差有多大。在不断验证过程中,优化算法设计和逻辑电路设计。

剩下的逻辑综合、实现、比特流生成和调试等环节,属于常规操作,但对于逻辑综合、实现中的时序约束和相关策略设置,也是十分重要的。

c671246c-c506-11ec-bce3-dac502259ad0.png

最后,用一张图总结如何从算法到RTL实现。

c68b0e72-c506-11ec-bce3-dac502259ad0.png

本文只是粗略地分析了算法到RTL代码实现之间的逻辑关系,以及从实现角度,我们应该怎么去着手。

具体到某个信号处理算法实现时,必须清楚整个信号处理过程,对算法一步一步分解,再对信号流、定点和接口进行设计。

做任何事情之前,先谋划布局,磨刀不误砍柴工,扎扎实实做好每一步,功到自然成。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1592

    文章

    21207

    浏览量

    592173
  • 算法
    +关注

    关注

    23

    文章

    4438

    浏览量

    90552
  • 仿真模型
    +关注

    关注

    1

    文章

    25

    浏览量

    12049
  • RTL
    RTL
    +关注

    关注

    1

    文章

    372

    浏览量

    58998

原文标题:从算法到RTL实现,FPGA工程师该怎么做?

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何用RTL原语实现MUX门级映射呢?

    对于前端设计人员,经常会需要一个MUX来对工作模式,数据路径进行明确(explicit)的声明,这个对于中后端工程师下约束也很重要。这里介绍一种巧用的RTL原语,实现MUX的方法。
    的头像 发表于 12-14 16:26 450次阅读
    如何用<b class='flag-5'>RTL</b>原语<b class='flag-5'>实现</b>MUX门级映射呢?

    大佬总结!这篇单片机数字滤波算法讲绝了

    上可采用滤波技术,软件上可采用软件算法实现数字滤波。滤波算法往往是系统测控算法重要组成部分
    发表于 11-30 18:39

    常用的校验算法哪些?

    常用的校验算法哪些,是不是和通信规约有关。比如MODBUS般都用CRC16(不确定是不是叫这个)。这些校验算法是之前积累下来的吗。自己也可以定义
    发表于 11-03 06:50

    RTL8762AKARM仿真器怎么连接?

    RTL8762AKARM仿真器怎么连接?要不要接RESET
    发表于 11-01 07:18

    ASM1184e和RTL8111HS做的PCIE2.0转四口网卡

    ASM1184e和RTL8111HS做的PCIE2.0转四口网卡,目前网卡识别不到,做过类似的可否指导一二,必有重谢!
    发表于 10-31 17:22

    EEMD方法的原理与算法实现步骤

    电子发烧友网站提供《EEMD方法的原理与算法实现步骤.pdf》资料免费下载
    发表于 10-23 11:44 0次下载
    EEMD方法的原理与<b class='flag-5'>算法</b><b class='flag-5'>实现</b><b class='flag-5'>步骤</b>

    请问硬件怎么实现rsa加密算法?

    硬件怎么实现rsa加密算法?
    发表于 10-17 07:02

    JK触发器与T触发器的Verilog代码实现RTL电路实现

    JK 触发器的 Verilog 代码实现RTL 电路实现
    的头像 发表于 10-09 17:29 2103次阅读
    JK触发器与T触发器的Verilog代码<b class='flag-5'>实现</b>和<b class='flag-5'>RTL</b>电路<b class='flag-5'>实现</b>

    Cadence 推出 Joules RTL Design Studio,将 RTL 生产力和结果质量提升到新的高度

    内容提要 将 RTL 收敛速度加快 5 倍,结果质量改善 25% RTL 设计师可快速准确地了解物理实现指标,根据提供的指引有效提升 RTL 性能 与 Cadence Cerebrus
    的头像 发表于 07-17 10:10 500次阅读
    Cadence 推出 Joules <b class='flag-5'>RTL</b> Design Studio,将 <b class='flag-5'>RTL</b> 生产力和结果质量提升到新的高度

    Formal学习笔记之算法基础学习

    通常,我们会将spec和设计实现进行比较。Spec相对来说比较抽象些,可以是些SVA的assertion,RTL model或者一些HVL,比如systemc等。而implemenat
    的头像 发表于 06-20 14:07 371次阅读
    Formal学习笔记之<b class='flag-5'>算法</b>基础学习

    算法RTL实现该怎么做?

    “把算法RTL实现,怎么做?” 这个问题,对于芯片设计工程师、芯片算法工程师、FPGA工程师来讲,是非常重要的问题。 算法时代来临, 学习
    的头像 发表于 06-02 15:35 505次阅读

    RTL8211F(I)-CG_RTL8211FD(I)-CG.P以太网收发器

    IEEE 802.3标准的以太网收发器。它提供所有必要的物理层功能,通过CAT传输和接收以太网数据包。5UTP电缆。RTL8211FI和RTL8211DI是按照工业级标准制造的。RTL8211F(I)/
    发表于 05-15 10:16 44次下载

    SPFA 算法实现原理及其应用

    。因此,我们需要添加计数器,记录每个点进队列的次数。当点进队列的次数超过图中节点个数时,就可以判定存在负环。 2、代码详解 以下是使用Java
    发表于 04-29 12:43

    关于RTT支持的内存分配算法

    的page数量(对应于算法2的字节数),所以不再需要把所有控制结构放入链表中,而是直接空闲的控制块放入链表,
    发表于 04-27 14:42

    关于RTT支持的内存分配算法

    数量(对应于算法2的字节数),所以不再需要把所有控制结构放入链表中,而是直接空闲的控制块放入链表,
    发表于 04-27 14:40