赛灵思参加了美国光纤通信展览会及研讨会

在本届美国光纤通信展览会及研讨会（OFC 2015）上，本视频集锦来自于展会现场的众多合作伙伴的演示，它们共同展示了赛灵思20nm UltraScale系列FPGA以其强大的处理能力和高速的接口优势在光通信领域的表现。

赛灵思 UltraScale 架构：针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。

UltraScale架构是业界首款采用最先进的ASIC架构优化的All Programmable架构。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同时还能从单芯片扩展到3D IC。借助Xilinx Vivado设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。

UltraScale架构的突破包括：

几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50%

系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量

甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈

可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代

能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽

显著增强DSP与包处理性能

JDSU （目前全球最大光纤零件供应商）在 OFC2015 大会上展示了其 ONT 400GE 测试解决方案，该方案采用了赛灵思 UltraScale FPGA。

Xilinx@OFC: TCP卸载引擎（TOE）演示

赛灵思联盟成员 Dini 集团在本届OFC2015大会上展示了他们运行在 Kintex UltraScale FPGA 上的 TCP 卸载引擎（TOE128），

Xilinx@OFC: Virtex UltraScale实现40千米的光纤链路

赛灵思 Virtex UltraScale 器件使用其集成的100G以太MAC和全新的来自赛灵思的100G IEEE 802.3bj RS-FEC IP驱动Finisar CFP4 ER4f光模块，以实现一个40千米的光纤链路的方案。

Xilinx@OFC: Coolbit光学引擎，百米光纤链路演示

TE Connectivity公司演示了其采用赛灵思 Virtex UltraScale 器件集成的100G以太网MAC和全新的100G IEEE 802.3bj RS-FEC IP驱动的QSFP28 SR4光模块，具有Coolbit光学引擎，可以支持100米光纤链路。

Xilinx@OFC: 高密度100G OTN交换机方案演示

展示的是赛灵思的高密度100G OTN交换方案，采用赛灵思Virtex UltraScale VU095器件，支持2x100G OTN交换应用，以及在VU190器件上的4/5x100G OTN交换方案。

Xilinx@OFC: Virtex UltraScale器件驱动10千米光纤链路方案

演示了采用赛灵思 Virtex UltraScale 器件集成的100G 以太网MAC驱动的住友（Sumitomo）的LR4光模块，实现10千米光纤链路的方案。

Xilinx@OFC: 采用UltraScale FPGA 的400GE和25GE测试方案演示

展示了来自Ixia公司的400GE和25GE测试测量及验证工具与赛灵思UltraScale FPGA开发板之间的互操作演示。

Xilinx@OFC: 低延迟 4x25G 以太网MAC方案演示

本次OFC 2015大会上我们展示了在Virtex UltraScale VCU107板卡上的 4x25 G 以太网MAC方案。赛灵思低延迟的25G以太网MAC支持25G以太网联盟规范，并支持未来IEEE 25GE规范

Xilinx@OFC: 高效的基于OTN的CPRI方案演示

IP Light公司在本届OFC 2015大会上展示了他们的OTU2r（基于OTN的CPRI）预标准演示，展示了如何最大化前传链路的效率。