0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

赛灵思与IBM通过SuperVessel OpenPOWER超能云平台实现FPGA加速

Xilinx赛灵思官微 来源:djl 作者:赛灵思 2019-07-30 15:52 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

SuperVessel 将包括赛灵思 SDAccel 开发环境,支持用 C、C++ 和 OpenCL 实现 FPGA 加速

All Programmable 技术和器件的全球领先企业赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 与 IBM (NYSE: IBM) 公司今天联合宣布将通过 SuperVessel OpenPOWER 超能云平台实现 FPGA 加速。内置在 SuperVessel 中的赛灵思 SDAccel 开发环境,将为包括大数据分析和机器学习等性能要求严苛应用的开发提供支持。SDAccel 允许开发人员用 OpenCL、C 和 C++ 语言描述他们的算法,并直接编译到赛灵思 FPGA 加速板。托管的赛灵思 SDAccel 开发环境不仅会加速 FPGA 开发进程,而且还可满足全球更广泛开发人群的需求。

SuperVessel 是业界首项开放式接入云服务,为应用开发人员、系统设计人员和学术研究人员创建、测试和试用解决方案提供了虚拟研发引擎,可满足深度分析、机器学习和物联网等新兴应用需求。赛灵思 SDAccel 开发环境是一个完整的软件定义开发环境 (IDE),可帮助开发人员编译、分析、调试和部署 FPGA 加速应用。SuperVessel、IBM POWER 架构、SDAccel开发环境和赛灵思 FPGA 加速器开发板的完美结合,为应用开发人员提供了一个高吞吐量、高可用性的云端平台,为他们开发和运行高计算强度的应用提供强大支持。

SuperVessel 云中的 SDAccel,是帮助开发人员用 FPGA 轻松开发并加速应用的重要工具。

——Sumit Gupta,IBM 公司高性能计算与数据分析部门副总裁

SuperVessel中SDAccel的可用性,是基于 IBM POWER 架构进行应用加速开发领域的又一重要里程碑。它将为那些苦苦寻求加速新兴数据中心应用的开发人员带来极富竞争力的解决方案。而且,它已经在加速数据中心工作负载上展现出了巨大的潜力。

——Andy Walsh,赛灵思公司数据中心业务部高级总监

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1665

    文章

    22587

    浏览量

    641297
  • 赛灵思
    +关注

    关注

    33

    文章

    1798

    浏览量

    133766
  • 云平台
    +关注

    关注

    1

    文章

    1570

    浏览量

    42445
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    莱迪收购安迈(AMI),打造业界更为完备的安全管理与控制平台

    运行时间和部署挑战 · 巩固莱迪在可管理性、服务器、人工智能与计算领域的市场地位,服务可触及市场规模(SAM)实现翻倍 · 借助莱迪FPGA
    的头像 发表于 05-08 17:05 2023次阅读

    2026技术研讨会圆满举办,16nm 钛金系列重塑FPGA效能边界

    积、高密度的卓越表现。在半导体技术飞速迭代的今天,如何在有限的芯片面积内实现极致的性能与能效比,是每一位工程师面临的挑战。易革命性地开发了Quantum架构,采用逻辑和路由可互变换的XLR结构,从根本上解决了传统
    的头像 发表于 04-20 14:26 246次阅读
    易<b class='flag-5'>灵</b><b class='flag-5'>思</b>2026技术研讨会圆满举办,16nm 钛金系列重塑<b class='flag-5'>FPGA</b>效能边界

    FPGA电源解决方案全解析

    个复杂且关键的环节。本文将深入探讨(Xilinx)FPGA的电源解决方案,为电子工程师们提供全面的参考。 文件下载: MAX17017DEVKIT+.pdf
    的头像 发表于 04-02 15:45 350次阅读

    时频同步产品手册

    时频同步产品手册
    发表于 03-24 16:02 1次下载

    元器件选型手册-中文版

    元器件选型手册
    发表于 03-24 16:01 2次下载

    芯赛场,力量!小眼睛科技远程AI实验平台重磅发布助力2026集创

    新岁策马向繁花FPGA远程AI实验平台重磅发布赋能未来创芯者,小眼睛科技FPGA远程AI实验平台助力2026集创!2026,小眼睛科技重磅
    的头像 发表于 03-05 13:01 2727次阅读
    芯赛场,<b class='flag-5'>云</b>力量!小眼睛科技远程AI实验<b class='flag-5'>平台</b>重磅发布助力2026集创<b class='flag-5'>赛</b>!

    工程师必入!288 元解锁开发板

    做项目、练技术、备赛事却找不到高性价比开发板?合众恒跃重磅福利——ZYNQ系列开发板限时特惠,HZ-XC-7Z010-SP_EVM宠粉价仅需288元!
    的头像 发表于 12-17 17:48 1161次阅读
    工程师必入!288 元解锁<b class='flag-5'>赛</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>开发板

    FPGA DSP原语使用方法

    在现代数字信号处理(DSP)应用中,FPGA(现场可编程门阵列)凭借其高度并行性、可定制性和灵活性,已成为加速信号处理任务的核心硬件平台之一。
    的头像 发表于 12-10 10:32 5953次阅读
    易<b class='flag-5'>灵</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b> DSP原语使用方法

    Sapphire SoC中RISC-V平台级中断控制器深度解析

    随着 RISC -V处理器在 FPGA 领域的广泛应用,易 FPGA 的 Sapphire RISC-V 内核凭借软硬核的灵活支持,为开发者提供多样选择。本文深入探讨 Sapph
    的头像 发表于 11-08 09:35 8212次阅读
    易<b class='flag-5'>灵</b><b class='flag-5'>思</b>Sapphire SoC中RISC-V<b class='flag-5'>平台</b>级中断控制器深度解析

    2025 FPGA技术研讨会成都站圆满收官

    金秋九月,芯聚蓉城。9月16日下午,易(Elitestek)在成都希顿酒店成功举办了以“蓉芯聚力·易启未来”为主题的技术研讨会。本次盛会吸引了成都及周边地区众多行业工程师、技术爱好者及合作伙伴
    的头像 发表于 09-18 11:42 3588次阅读

    友晶科技FPGA硬件在线平台LabCloud落地华北电力大学

    赶在开学季,友晶科技一站式教育平台——FPGA硬件在线平台LabCloud,在华北电力大学成功部署!精准实现了老师们 “9 月开学即可用
    的头像 发表于 08-30 14:41 1631次阅读

    PTP时间同步服务器推荐 ×阿里 |30ns精度编织全球算力无界网

    全球分布式数据中心PTP解决方案,助力阿里加速构建“全球计算一张网”。01阿里,全球
    的头像 发表于 08-15 17:59 2812次阅读
    <b class='flag-5'>赛</b><b class='flag-5'>思</b>PTP时间同步服务器推荐 <b class='flag-5'>赛</b><b class='flag-5'>思</b>×阿里<b class='flag-5'>云</b> |30ns精度编织全球算力无界网

    特威第二届机器视觉大会即将举办

    去年盛夏,首届易特威机器视觉技术大会点燃了行业创新的火花。易惊艳亮相的 TJ375 FPGA
    的头像 发表于 08-13 09:53 1771次阅读

    与南京大学集成电路学院暑期课程圆满结课

    近日,由国产FPGA领军企业易与南京大学集成电路学院联合举办的“深度学习与硬件加速”暑期课程圆满结课。本次课程为期5天(7月7日至7月11日),面向大三本科生,旨在
    的头像 发表于 07-17 11:33 3041次阅读

    基于FPGA的压缩算法加速实现

    本设计中,计划实现对文件的压缩及解压,同时优化压缩中所涉及的信号处理和计算密集型功能,实现对其的加速处理。本设计的最终目标是证明在充分并行化的硬件体系结构 FPGA
    的头像 发表于 07-10 11:09 2702次阅读
    基于<b class='flag-5'>FPGA</b>的压缩算法<b class='flag-5'>加速</b><b class='flag-5'>实现</b>