0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

半导体工艺如何影响CPU性能的?

kus1_iawbs2016 来源:yxw 2019-06-18 15:20 次阅读

半导体的支持工艺和CPU的性能关系就大了,它关系到CPU内能塞进多少个晶体管,还有CPU所能达到的频率还有它的功耗,1978年Intel推出了第一颗CPU——8086,它采用3μm(3000nm)工艺生产,只有29000个晶体管,工作频率也只有5MHz。

而现在晶体管数量最多的单芯片CPU应该是Intel的28核Skylake-SP Xeon处理器,它拥有超过80亿个晶体管,而频率最高的则是Core i9-9900K,最大睿频能到5GHz,他们都是用Intel的14nm工艺生产的。

Intel 14nm工艺在性能、功耗方面继续改进

CPU的生产是需要经过7个工序的,分别是:硅提纯,切割晶圆,影印,蚀刻,重复、分层,封装,测试, 而当中的蚀刻工序是CPU生产的重要工作,也是重头技术,简单来说蚀刻就是用激光在硅晶圆制造晶体管的过程,蚀刻这个过程是由光完成的,所以用于蚀刻的光的波长就是该技术提升的关键,它影响着在硅晶圆上蚀刻的最小尺寸,也就是线宽。

现在半导体工艺上所说的多少nm工艺其实是指线宽,也就是芯片上的最基本功能单位门电路的宽度,因为实际上门电路之间连线的宽度同门电路的宽度相同,所以线宽可以描述制造工艺。缩小线宽意味着晶体管可以做得更小、更密集,而且在相同的芯片复杂程度下可使用更小的晶圆,于是成本降低了。

更先进半导体制造工艺另一个重要优点就是可以提升工作频率,缩减元件之间的间距之后,晶体管之间的电容也会降低,晶体管的开关频率也得以提升,从而整个芯片的工作频率就上去了。

另外晶体管的尺寸缩小会减低它们的内阻,所需导通电压会降低,这代表着CPU的工作电压会降低,所以我们看到每一款新CPU核心,其电压较前一代产品都有相应降低。另外CPU的动态功耗损失是与电压的平方成正比的,工作电压的降低,可使它们的功率也大幅度减小。

另外同种工艺的概率也是相当重要的,Intel自2015年14nm工艺投产以来已经发展到了第三代,Intel一直在改进工艺,在不提升功耗的情况不断提升性能,14nm++工艺比初代14nm工艺性能提升26%,或者功耗降低52%。

实际上AMD Ryzen处理器现在所用的12nm工艺本质上也只是GlobalFoundries的14nm工艺的改良版,也就是原计划的14nm+,晶体管密度并没有提升,但在性能方面有所改善,最高工作频率提升了250MHz,而同频下Vcore下降了50mV。

多年前Intel对自家半导体工艺的进展预期,此处应该有个滑稽的表情。

总的来说半导体工艺是决定各种集成电路性能、功耗的关键,线宽的缩小晶体管密度得以提升从而降低了成本,其次就是晶体管频率提高,性能提升而功耗降低。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18277

    浏览量

    222164
  • 芯片
    +关注

    关注

    447

    文章

    47790

    浏览量

    409146
  • 半导体
    +关注

    关注

    328

    文章

    24506

    浏览量

    202152
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10442

    浏览量

    206564
  • 晶体管
    +关注

    关注

    76

    文章

    9054

    浏览量

    135219

原文标题:半导体工艺如何影响CPU性能的?

文章出处:【微信号:iawbs2016,微信公众号:宽禁带半导体技术创新联盟】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    半导体发展的四个时代

    公司是这一历史阶段的先驱。现在,ASIC 供应商向所有人提供了设计基础设施、芯片实施和工艺技术。在这个阶段,半导体行业开始出现分化。有了设计限制,出现了一个更广泛的工程师社区,它们可以设计和构建定制
    发表于 03-27 16:17

    半导体发展的四个时代

    等公司是这一历史阶段的先驱。现在,ASIC 供应商向所有人提供了设计基础设施、芯片实施和工艺技术。在这个阶段,半导体行业开始出现分化。有了设计限制,出现了一个更广泛的工程师社区,它们可以设计和构建定制
    发表于 03-13 16:52

    半导体封装工艺的研究分析

    共读好书 张鎏 苑明星 杨小渝 (重庆市声光电有限公司) 摘 要: 对半导体封装工艺的研究,先探析半导体工艺概述,能对其工作原理有一定的了解与掌握;再考虑
    的头像 发表于 02-25 11:58 459次阅读
    <b class='flag-5'>半导体</b>封装<b class='flag-5'>工艺</b>的研究分析

    半导体清洗工艺介绍

    根据清洗介质的不同,目前半导体清洗技术主要分为湿法清洗和干法清洗两种工艺路线
    的头像 发表于 01-12 23:14 1169次阅读
    <b class='flag-5'>半导体</b>清洗<b class='flag-5'>工艺</b>介绍

    靶材的种类及制备工艺 靶材在半导体领域的应用

    选择合适的靶材在半导体工艺中十分重要。
    的头像 发表于 12-28 16:03 455次阅读

    国调基金助力润鹏半导体半导体特色工艺升级

    据悉,润鹏半导体是华润微电子与深圳市合力推出的精于半导体特色工艺的12英寸晶圆制造项目。主要研发方向包括CMOS、BCD、e-Flash等工艺
    的头像 发表于 12-20 14:13 277次阅读

    [半导体前端工艺:第二篇] 半导体制程工艺概览与氧化

    [半导体前端工艺:第二篇] 半导体制程工艺概览与氧化
    的头像 发表于 11-29 15:14 657次阅读
    [<b class='flag-5'>半导体</b>前端<b class='flag-5'>工艺</b>:第二篇] <b class='flag-5'>半导体</b>制程<b class='flag-5'>工艺</b>概览与氧化

    半导体后端工艺:】第一篇了解半导体测试

    半导体后端工艺:】第一篇了解半导体测试
    的头像 发表于 11-24 16:11 597次阅读
    【<b class='flag-5'>半导体</b>后端<b class='flag-5'>工艺</b>:】第一篇了解<b class='flag-5'>半导体</b>测试

    华林科纳PFA管在半导体清洗工艺中的卓越应用

    随着科技的不断发展,半导体技术在全球范围内得到了广泛应用。半导体设备在制造过程中需要经过多个工艺步骤,而每个步骤都需要使用到各种不同的材料和设备。其中,华林科纳的PFA管在半导体清洗
    的头像 发表于 10-16 15:34 306次阅读

    半导体封装工艺的四个等级

    半导体封装技术的发展一直都是电子行业持续创新的重要驱动力。随着集成电路技术的发展,半导体封装技术也经历了从基础的封装到高密度、高性能的封装的演变。本文将介绍半导体封装
    的头像 发表于 10-09 09:31 1065次阅读
    <b class='flag-5'>半导体</b>封装<b class='flag-5'>工艺</b>的四个等级

    半导体划片机工艺应用

    半导体划片工艺半导体制造过程中的重要步骤之一,主要用于将大尺寸的晶圆切割成小片,以便进行后续的制造和封装过程。以下是一些半导体划片工艺的应
    的头像 发表于 09-18 17:06 460次阅读
    <b class='flag-5'>半导体</b>划片机<b class='flag-5'>工艺</b>应用

    半导体制造工艺之光刻工艺详解

    半导体制造工艺之光刻工艺详解
    的头像 发表于 08-24 10:38 1306次阅读
    <b class='flag-5'>半导体</b>制造<b class='flag-5'>工艺</b>之光刻<b class='flag-5'>工艺</b>详解

    半导体后封装工艺及设备

    半导体后封装工艺及设备介绍
    发表于 07-13 11:43 8次下载

    半导体工艺之金属互连工艺

    半导体同时具有“导体”的特性,因此允许电流通过,而绝缘体则不允许电流通过。离子注入工艺将杂质添加到纯硅中,使其具有导电性能。我们可以根据实际需要使
    的头像 发表于 07-03 10:21 2293次阅读
    <b class='flag-5'>半导体</b><b class='flag-5'>工艺</b>之金属互连<b class='flag-5'>工艺</b>

    详解半导体封装测试工艺

    详解半导体封装测试工艺
    的头像 发表于 05-31 09:42 1090次阅读
    详解<b class='flag-5'>半导体</b>封装测试<b class='flag-5'>工艺</b>