0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

搭载JESD204B编码的高速数据采集开发板

EE techvideo 来源:郭婷 2019-06-20 06:10 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

这款高速数据采集板含有两个14位、250 MSPS双通道ADC AD9250,支持高速串行JESD204B编码输出,可以显著改善FPGA连接性能。在本例中,我们将其连接到一块Xilinx KC706开发板上。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1655

    文章

    22283

    浏览量

    630145
  • 编码
    +关注

    关注

    6

    文章

    1015

    浏览量

    56647
  • 开发板
    +关注

    关注

    25

    文章

    6122

    浏览量

    113232
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    LMK04828 超低噪声JESD204B兼容时钟抖动清除器技术手册

    LMK0482x 系列是业界性能最高的时钟调节器,支持 JEDEC JESD204B。 PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
    的头像 发表于 09-15 10:10 723次阅读
    LMK04828 超低噪声<b class='flag-5'>JESD204B</b>兼容时钟抖动清除器技术手册

    ‌LMK0482x系列超低噪声JESD204B兼容时钟抖动清除器技术文档总结

    LMK0482x 系列是业界性能最高的时钟调节器,支持 JEDEC JESD204B。 PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
    的头像 发表于 09-15 10:03 583次阅读
    ‌LMK0482x系列超低噪声<b class='flag-5'>JESD204B</b>兼容时钟抖动清除器技术文档总结

    LMK04616 超低噪声低功耗JESD204B兼容时钟抖动清除器总结

    LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器,支持 JESD204B。16 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 8 个 JESD204B 转换器或其他逻辑器件。第 17 个输出可配置为提供来自 PLL2 的信号或来自外部 VCXO 的副
    的头像 发表于 09-12 16:50 806次阅读
    LMK04616 超低噪声低功耗<b class='flag-5'>JESD204B</b>兼容时钟抖动清除器总结

    ‌LMK04828-EP 超低噪声JESD204B兼容时钟抖动清除器总结

    LMK04828-EP 器件是业界性能最高的时钟调理器,支持 JESD204B。 PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个JESD204B转换器或其他逻辑器件
    的头像 发表于 09-12 16:13 762次阅读
    ‌LMK04828-EP 超低噪声<b class='flag-5'>JESD204B</b>兼容时钟抖动清除器总结

    ‌LMK04368-EP 超低噪声JESD204B/C双环路时钟抖动清除器总结

    LMK04368-EP 是一款高性能时钟调节器,支持 JEDEC JESD204B/C,适用于太空应用。 PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个
    的头像 发表于 09-11 10:23 586次阅读
    ‌LMK04368-EP 超低噪声<b class='flag-5'>JESD204B</b>/C双环路时钟抖动清除器总结

    JESD204B生存指南

    实用JESD204B来自全球数据转换器市场份额领导 者的技术信息、提示和建议
    发表于 05-30 16:31 0次下载

    JESD204B IP核的配置与使用

    物理层的位置,一种是物理层在JESD204 IP里;另外一种是物理层在JESD204 IP外部,需要再配置JESD204 phy IP核进行使用。
    的头像 发表于 05-24 15:05 1541次阅读
    <b class='flag-5'>JESD204B</b> IP核的配置与使用

    替代HMC7044超低噪高性能时钟抖动消除器支持JESD204B

    1. 概述PC7044是一款高性能双环路的整数时钟抖动消除器,可以为具有并行或串(JESD204B型)接口的高速数据转换器执行参考时钟选择和超低噪声频率的生成。 PC7044具有两个整数
    发表于 05-08 15:57

    一文详解JESD204B高速接口协议

    JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议,在此之前,ADC/DAC与逻辑器件交互的接口大致分为如下几种。
    的头像 发表于 04-24 15:18 4110次阅读
    一文详解<b class='flag-5'>JESD204B</b><b class='flag-5'>高速</b>接口协议

    LTC6953具有11个输出并支持JESD204B/JESD204C协议的超低抖动、4.5GHz时钟分配器技术手册

    LTC6953 是一款高性能、超低抖动的 JESD204B/JESD204C 时钟分配 IC。LTC6953 的 11 个输出可配置为最多 5 个 JESD204B/JESD204
    的头像 发表于 04-16 14:28 935次阅读
    LTC6953具有11个输出并支持<b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C协议的超低抖动、4.5GHz时钟分配器技术手册

    AD9680 JESD204B接口的不稳定会导致较大的电流波动,怎么解决?

    AD采集芯片为AD9680-1000,时钟芯片为AD9528。当 AD 采样时钟为 500MHz 时,jesd204B (串行线速 = 5 Gbps) 稳定。但是,当 AD 采样时钟为 800MHz
    发表于 04-15 06:43

    使用jesd204b IP核时,无法完成综合,找不到jesd204_0.v

    /Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159] * [Synth
    发表于 03-12 22:21

    JESD204B有专用于ADC/DAC和FPGA或ASIC的接口吗?

    请问各位大侠:JESD204B专用于ADC/DAC和FPGA或ASIC的接口吗,该接口同Rapid/PCIe的物理层Serdes接口有何区别,谢谢!
    发表于 02-08 09:10

    JESD204B使用说明

    能力更强,布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡,通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集
    的头像 发表于 12-18 11:31 2429次阅读
    <b class='flag-5'>JESD204B</b>使用说明

    Altera JESD204B IP核和TI DAC37J84硬件检查报告

    电子发烧友网站提供《Altera JESD204B IP核和TI DAC37J84硬件检查报告.pdf》资料免费下载
    发表于 12-10 14:53 0次下载
    Altera <b class='flag-5'>JESD204B</b> IP核和TI DAC37J84硬件检查报告