台积电3纳米建厂过关 三星另一头猛放话

在2018年台积电的7纳米工艺领跑三星后，三星不甘示弱地推出于2020年3纳米工艺量产计划，以超车台积电。至此，先进工艺赛道呈现“你方未唱罢我已登场”的竞争态势。

台积电3纳米厂通过环评 2022年底量产

根据19日***地区消息指出，晶圆代工龙头台积电预计斥资新台币6,000亿元，于南科兴建3纳米厂的计划已通过环境测评。

一直以来，台积电对3纳米量产时程处于保密状态，除了防止“对手”的投资脚步，也是因为环评案未过关，避免横生波折，如今随着3纳米环评案通过，台积电可顺利兴建晶圆18厂第四到六期新厂。

按照原本台积电的规划，这座3纳米厂将在2020年建厂，2021年试产、2022年量产，将会锁定AI人工智能芯片以及高运算效能的芯片代工厂。

三星、台积电晶圆代工争雄

另一方面，三星这边也已“放话”，目前旗下的3纳米厂已经完成相关认证，目前正在进行相关工艺的优化中，预计在2020年正式量产。倘若如期实现量产，这将会比台积电计划量产的2022年还要早两年，似乎IC江湖又将掀起一场“鏖战”。

据IC insights数据显示，2018年全球芯片代工市场出现了显著的改变，三星的市场份额由2017年的6%提升至2018年14%，同比上升133.3%，成为前五大芯片代工企业当中上升最快的。在资本与技术拉高进入门槛下，随着Global Foundries的退场、代工并非本业的英特尔传出放弃代工业务，7纳米以下先进工艺代工战场已成为台积电、三星晶圆代工双雄对战。

目前台积电在2018年第2季度就抢先进入7纳米时代，至年底设计定案(Tape out)逾50个，7纳米EUV工艺也准备就绪，5纳米将在2019年第2季如期进行风险试产，2020年正式量产，南科厂区已开始移入机台，而3纳米工艺则通過环评阶段，另外，台积电也再度重启布局供需吃紧的8吋工艺。

相比之下，三星先前虽大动作宣布最新工艺大计，将直接推出采用EUV技术的7纳米LPP工艺，现已研发完成，将进入商用化阶段，不过，除三星自身产品外，并未见重要客户大单落袋，目前苹果2019年A13芯片仍是由台积电独家代工。

不过，近日IBM宣布其最新Power处理器将由三星7纳米工艺打造。其实，IBM与三星已有数年技术的合作，自2015年起IBM就宣布其IBM Research Alliance含括三星在内，并共同生产第一批用EUV技术打造的7纳米测试芯片，其他也包括首个用于5纳米以下的NanoSheet Device、High-K/Metal Gate。

竞争“转场” 三星、台积电封装大比拼

除了在晶圆代工工艺上的较量，三星与台积电也在封装技术上比拼。此前，台积电、三星分食的苹果A9处理器发生“芯片门”事件后，后续的A10、A11、A12处理器均由台积电独家代工。

为抢回被台积电借由整合型晶圆级扇出封装(Integrated Fan-Out；InFO)绑定晶圆代工先进工艺所流失的苹果iPhone应用处理器订单，三星“斥巨资”投资面板级扇出型封装(Fan-Out Panel Level Packaging；FOPLP)技术。

尽管目前三星电子尚未夺回苹果AP大单，然近期三星电机已制订出新的先进封装计划，加上三星在存储器、面板产业全方位的垂直整合营运模式，将是半导体供应链不可忽视的竞争对手。

而台积电方面，仍将持续坚持晶圆级工艺，包括进入量产的整合10纳米逻辑芯片与存储器的InFO-PoP，2018年底将通过验证的整合型晶圆级扇出暨基板封装(InFO_OS)、整合晶圆级扇出存储器基板封装(InFO_MS)等，将切入高效运算(HPC)、网通芯片应用市场。

知情人士透露，台积电相关工艺均已有客户导入，加上未来5G时代整合型晶圆级扇出天线封装(InFO_AiP)等应用层面相当广泛，新时代InFO将会陆续商品化。

随着半导体先进工艺推进，5纳米、甚至3纳米的蓝图的大致确立，然而摩尔定律势必会面临工艺微缩的物理极限，面对AI时代对于芯片算力的要求越来越高，加上整合存储器的异质整合趋势，未来先进封装技术将会是下一个战场。