SNx5LVDSxx高速差分线路驱动器技术详解

在高速数据传输领域，差分信号技术凭借其抗干扰能力强、传输速率高等优势，得到了广泛应用。SN55LVDS31、SN65LVDS31、SN65LVDS3487和SN65LVDS9638这几款器件，作为高速差分线路驱动器，在众多领域发挥着重要作用。下面我们就来详细了解一下这些器件的特性、应用及设计要点。

文件下载：SN65LVDS9638DGK.pdf

一、器件特性

1.1 电气特性

• 符合标准：这些器件满足或超越ANSI TIA/EIA - 644标准，采用低电压差分信号（LVDS）技术，典型输出电压为350mV，负载为100Ω。
• 高速性能：典型输出电压上升和下降时间为500ps（400Mbps），典型传播延迟时间为1.7ns，能够实现高速数据传输。
• 低功耗：由单一3.3V电源供电，在200MHz时每个驱动器的典型功耗为25mW。
• 高可靠性：驱动器在禁用或(V_{CC}=0)时呈高阻抗状态，总线终端ESD保护超过8kV，具备低电压TTL（LVTTL）逻辑输入电平，并且引脚与AM26LS31、MC3487和μA9638兼容，适用于对可靠性要求较高的应用。

1.2 封装信息

不同的器件有多种封装可供选择，以满足不同的应用需求。例如，SN55LVDS31有LCCC (20)、CDIP (16)、CFP (16)等封装；SN65LVDS31有SOIC (16)、SOP (16)、TSSOP (16)等封装。

二、应用领域

2.1 无线和电信基础设施

在无线和电信基础设施中，需要高速、可靠的数据传输。SNx5LVDSxx器件能够满足这些要求，确保信号在传输过程中的稳定性和准确性。

2.2 打印机

打印机在打印过程中需要快速、准确地传输数据，这些驱动器可以为打印机提供高速的数据传输通道，提高打印效率。

三、详细描述

3.1 工作原理

SNx5LVDSxx器件是双通道和四通道LVDS线路驱动器，从标称3.3V的单电源供电，输入为LVTTL信号，输出为符合LVDS标准（TIA/EIA - 644A）的差分信号。其低差分输出电压可降低辐射能量，差分输出特性使其对共模耦合信号具有免疫力。

3.2 功能特性

• 驱动器禁用输出：当驱动器禁用或断电时，输出呈高阻抗状态。
• NC引脚处理：NC（未连接）引脚应在板级接地，以实现最佳热性能。
• 未使用使能引脚：未使用的使能引脚应根据需要连接到(V_{CC})或GND。
• 驱动器等效原理图：驱动器输入由带有7V齐纳二极管的CMOS反相器级表示，输入级为高阻抗，包括内部下拉到地。输出级为差分对，包含齐纳二极管用于ESD保护。

四、应用与实现

4.1 点对点通信

• 设计要求：包括驱动器和接收器的电源电压、输入电压、信号速率、互连特性阻抗、终端电阻等参数。例如，驱动器电源电压为3.0 - 3.6V，信号速率为DC - 400Mbps，互连特性阻抗为100Ω。
• 详细设计步骤
  • 驱动器电源电压：器件可在3 - 3.6V的电源下工作，差分输出电压在3.3V电源下符合LVDS标准。
  • 驱动器旁路电容：旁路电容用于在高频时提供低阻抗路径，可根据公式计算电容值，推荐使用多层陶瓷芯片或表面贴装电容。
  • 驱动器输出电压：输出为1.2V共模电压，标称差分输出信号为340mV。
  • 互连介质：可以是双绞线、同轴电缆、扁平电缆或PCB走线，特性阻抗应在100 - 120Ω之间，变化不超过10%。
  • PCB传输线：常见的有微带线和带状线，设计时要注意保持走线宽度和间距均匀，确保差分阻抗恒定。
  • 终端电阻：应与传输线特性阻抗匹配，位于接收器附近，以减少反射。
  • 驱动器NC引脚：接地以提高热性能。

4.2 多点通信

• 设计要求：与点对点通信类似，但接收器节点数量为2 - 32个。
• 详细设计步骤：多点系统的互连与点对点系统有很大不同，需要注意发射器位置、总线终端电阻、分支Stub等问题，以减少信号反射和干扰。

五、电源供应建议

这些LVDS驱动器设计为从单一电源供电，电源电压范围为3.0 - 3.6V。在实际应用中，驱动器和接收器可能位于不同的电路板或设备中，应使用单独的电源，并且驱动器和接收器电源之间的接地电位差应小于±1V。同时，要使用板级和本地设备级旁路电容。

六、布局设计

6.1 布局指南

• 微带线与带状线拓扑：建议优先使用微带线传输LVDS信号，以满足高速传输和噪声控制的要求。
• 电介质类型和电路板结构：根据信号速度选择合适的电介质，如FR - 4或Rogers™ 4350等。同时，要注意电路板的铜重量、镀层厚度等参数。
• 推荐堆叠布局：为减少TTL/CMOS与LVDS之间的串扰，建议使用至少两层独立的信号层，如四层或六层电路板布局。
• 走线间距：差分对之间应紧密耦合，以实现电磁场抵消；相邻单端走线和差分对之间应遵循3 - W规则，以减少串扰。
• 串扰和接地反弹最小化：提供高频电流的返回路径，保持接地平面的连续性，减少接地反弹和电磁辐射。

6.2 布局示例

可以采用交错走线布局，减少相邻走线之间的串扰。同时，要确保信号过孔附近有相邻的接地过孔，以保证接地信号路径的连续性。

七、器件和文档支持

7.1 器件支持

可访问TI网站获取其他LVDS和LVDM产品家族的相关信息。

7.2 文档支持

提供IBIS建模，可联系当地TI销售办公室或TI网站获取更多信息。同时，还有一系列相关文档可供参考，如《Low - Voltage Differential Signaling Design Notes》等。

7.3 支持资源

TI E2E™支持论坛是工程师获取快速、可靠答案和设计帮助的重要渠道。

八、静电放电注意事项

这些集成电路容易受到ESD损坏，因此在处理和安装时应采取适当的预防措施，以避免器件性能下降或完全失效。

在实际设计中，我们需要根据具体的应用需求，综合考虑器件的特性、应用场景和布局设计等因素，以确保系统的可靠性和性能。大家在使用这些器件时，有没有遇到过什么问题呢？欢迎在评论区分享交流。