西门子EDA亮相Andes晶心科技RISC-V NOW北京站和上海站

2026 RISC-V分别于5月12日、14日在北京、上海两地圆满落幕，在本次活动中，西门子EDA 客户技术经理李一凡对Tessent UltraSight-V：面向 RISC-V 系统的片上调试与追踪解决方案进行了深度分析及讨论。

现在基于 RISC-V 的高性能计算、生成式 AI、Chiplet设计越来越普及，芯片与软件的复杂度飞速提升，不仅使得调试和优化软件所花费的时间与成本急剧上升，而且很多传统的调试手段也不再适应，需要一种更高效全面的调试和跟踪方式。

Tessent UltraSight-V作为一种由嵌入式IP和软件组成的端到端解决方案，包含预验证 IP、高效压缩追踪，灵活的接口选择，完整软件栈以及配套的UVM验证环境。开箱即用，帮用户大幅缩短验证时间、加快产品上市。

同时，该方案采用模块化架构，从小型单核 SoC，到大型多核、甚至Multi-Die的设计，都能平滑扩展，支持全系统可视化、全系统可调试。

西门子EDA旨在提供全面的RISC-V解决方案，帮助客户构建、优化、验证和调试基于RISC-V的设计，助力SoC架构师和设计师实现RISC-V的潜力，创造出满足当今快速演变的市场需求的产品。