0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于互连层的2.3DIC集成技术详解

中科院半导体所 来源:学习那些事 2026-05-14 11:40 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

文章来源:学习那些事

原文作者:前路漫漫

本文主要讲述基于互连层的2.3DIC集成。

基本结构

图1为高密度有机混合基板上芯粒异质集成的俯视图和截面图。它由4个主要部分组成:①含微凸点的芯片;②精细金属L/S RDL基板或有机转接板(约37um厚);③互连层(约60um厚);④HDI印制电路板(PCB)(约1mm厚),如图2所示。

e978c924-4c57-11f1-90a1-92fbcf53809c.png

e9d4ab54-4c57-11f1-90a1-92fbcf53809c.png

测试芯片

使用的测试芯片如图3所示。可以看到,大芯片(芯片1)的尺寸为10mm×10mm×150um,其上以菊花链形式排布3760个面阵列焊盘,节距为90um,铜焊盘的尺寸为50um×50um。小芯片(芯片2A和2B)的尺寸为7mm×5mm×260um,以菊花链形式排布1512个面阵列焊盘,节距为60um,铜焊盘尺寸为44um×44um。对于所有芯片,Ti/Cu (0.1um/0.2um)UBM焊盘直径为35um,钝化层(PI2)开窗直径为20um,铜柱凸点直径为35um,高度为37um,SnAg焊料帽高度为15um,阻挡层镍高度为3um。

ea350788-4c57-11f1-90a1-92fbcf53809c.png

精细金属线宽/线距RDL转接板

RDL基板中有三个RDL,每层RDL由一个金属层(ML)和一个介质层(DL)组成。图4展示了RDLx、MLx、DLxy、Vxy和L/S/H的定义和数值。可以看到,ML1的L/S/H为2um/2um/2.5um,ML2 的 L/S/H为5um/5um/3.5um。ML3是一个直径为300um、厚度为5um的接触焊盘。DL01、DL12和DL23的厚度分别为7.5um、6.5um和5um。图5a展示了制作RDL基板的临时支撑面板。可以看到,面板尺寸为515mm×510mm×1.1mm,是热膨胀系数(CTE)为8.5×10⁻⁶/°C的玻璃面板。面板被分成18个条带,每个条带(132mm×77mm)有8个(20mm×20mm)RDL基板。因此,一次曝光可以制作用于432颗芯片的144个异质集成封装的RDL基板。图5b、c展示了一个单独的混合基板的正面和背面。正面有2×1512+3760=6784个焊盘(见图5b),用于将芯片与精细金属L/S RDL基板进行键合。背面有2780个铜焊盘(直径为300um),节距为350um(见图5c)。这些焊盘用于互连层之间的连接。

ea8dcb5c-4c57-11f1-90a1-92fbcf53809c.png

eae6bbea-4c57-11f1-90a1-92fbcf53809c.png

制作精细金属L/S RDL基板的关键工艺步骤如图6所示。首先将可剥离胶膜(牺牲层)采用狭缝式涂布在临时玻璃支撑片(515mm×550mm)上,然后采用PVD沉积一层Ti/Cu种子层,之后进行涂覆光刻胶、LDI和显影工艺,再用ECD镀铜,最后剥离光刻胶并刻蚀Ti/Cu层,就得到RDL3的金属层(ML3或焊盘)。接下来继续用狭缝式涂布PI和LDI工艺制作RDL3的介质层DL23。然后溅射Ti/Cu种子层、涂覆光刻胶、LDI、显影、ECD镀铜,再剥离光刻胶、刻蚀Ti/Cu种子层,得到RDL2的金属层ML2。重复以上步骤得到RDL1的金属层(ML1),RDL2、RDL1的介质层DL12、DL01。再次溅射Ti/Cu、涂覆光刻胶、LDI、显影、ECD镀铜,继续剥离光刻胶、刻蚀Ti/Cu得到芯片的键合焊盘(引线)。图7展示了144个三层(20mm×20mm)RDL基板。

eb4a0a38-4c57-11f1-90a1-92fbcf53809c.png

eba63b64-4c57-11f1-90a1-92fbcf53809c.png

图8和图9分别展示了(L/S=2um/2um)RDL基板顶面放大500倍和1000倍的光学显微图像(optical microscope,OM)以及典型的截面图。图10展示了RDL基板截面的典型SEM图像。可以看到:①对于ML1,线宽(L)为1.91um、1.98um、1.91um和1.78um,接近目标值(2um),线距(S)为2.31um、2.37um和2.37um,相对接近目标值(2um),线高(H)为3.1um 和3.1um,接近目标值(2.5um);②对于ML2,L为7.92um 和7.72um,与目标值(5um)相差较大,S为2.83um和2.84um,与目标值(5um)相差较大,H为5.61um,与目标值(3.5um)相差较大;③对于ML3,H为8.31um,也与目标值(5um)相差较大。因此还有改进的空间,例如更好地估算光刻胶、LDI、ECD铜、铜刻蚀等环节的补偿量。

ebfe3c42-4c57-11f1-90a1-92fbcf53809c.jpg

ec5b17aa-4c57-11f1-90a1-92fbcf53809c.png

ecb925fc-4c57-11f1-90a1-92fbcf53809c.png

互连层

图11展示了互连层。首先,在半固化片(prepreg,PP)的两侧层压聚酯纤维(polyester,PET),通过激光钻孔形成通孔并将导电胶印刷填充,随后剥离PET。互连层的导电胶和PP都处于半固化(β-stage)状态。

ed127238-4c57-11f1-90a1-92fbcf53809c.png

高密度互连(HDI)印制电路板(PCB)

图2和表4.5所示的厚度为975um的HDI PCB共8层,采用传统工艺制备而成。

ed7baaf0-4c57-11f1-90a1-92fbcf53809c.png

混合转接板的最终组装

首先,使用粘结剂将制作好的RDL基板与玻璃支撑片连接到有机面板上,然后将玻璃支撑片解键合,如图12所示。这三层基板的关键最终组装工艺步骤(见图13)是通过热压键合实现的。在这三层面板基板的四个边缘上使用了十多个销钉来实现其对准和正确定位。在热压键合(层压)后,互连层的PP和导电胶完全固化(C-stage),销钉被移除。然后,在混合基板的底部进行干膜层压,并解键合有机面板。接下来进行铜箔刻蚀、干膜剥离、粘结剂等离子体刻蚀和表面处理。

edd4845e-4c57-11f1-90a1-92fbcf53809c.png

ee347990-4c57-11f1-90a1-92fbcf53809c.png

最终组装

在混合基板准备好之后,可以进行芯片与混合基板的键合和底部填充。图14展示了在混合基板上进行的3颗芯片异质集成的典型示例。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成
    +关注

    关注

    1

    文章

    180

    浏览量

    30937
  • 测试芯片
    +关注

    关注

    0

    文章

    25

    浏览量

    9102
  • 芯粒
    +关注

    关注

    1

    文章

    89

    浏览量

    458

原文标题:基于互连层的2.3DIC集成

文章出处:【微信号:bdtdsj,微信公众号:中科院半导体所】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    一文详解互连工艺

    互连工艺是一种在集成电路制造中用于连接不同电路的金属互连技术,其核心在于通过“大马士革”(Damascene)工艺实现铜的嵌入式填充。该
    的头像 发表于 06-16 16:02 4872次阅读
    一文<b class='flag-5'>详解</b>铜<b class='flag-5'>互连</b>工艺

    互连技术

    ,均已接近实用化。2)波导光互连技术通过沿光波导传播的光束进行数据传输。该技术的研究进展十分迅速,已经进入市场,部分商用计算机已采用了简单的波导光互连
    发表于 01-29 09:17

    互连技术发展面临的难点

    的对准问题特别突出。虽然有很多的相关技术如有源和无源对准、自对准等,但都不是很理想。而且,很多的光互连技术是基于混合集成,光电芯片的单片集成
    发表于 01-29 09:21

    互连技术的展望

    。经过近年的研究,一些用于光互连的分立器件的特性已经接近于设计的指标,但是,对于分立器件的集成,至少在今后很长时间内,还是以采用混合集成的方法为主。2)基于与硅基的集成电路
    发表于 01-29 09:23

    DIC 2021第四届上海国际显示技术及应用创新展览会

    DIC 2021第四届上海国际显示技术及应用创新展览会DISPLAY INNOVATION CONVENTION & EXPO展会主题:新型显示 触手可及时间:2021年6月30-7月2日
    发表于 09-15 16:19

    如何去拯救3DIC集成技术

    没有读者认识到发生在3DIC集成中的技术进步,他们认为该技术只是叠和引线键合,是一种后端封装技术
    发表于 04-07 06:23

    集成电路片内铜互连技术的发展

    摘要:论述了铜互连取代铝互连的主要考虑,介绍了铜及其合金的淀积、铜图形化方法、以及铜与低介电常教材料的集成等。综述了ULSI片内铜互连技术
    发表于 05-04 10:27 14次下载

    网络互连与二交换

      1 网络互联与二交换概述... 5   2 二交换... 6   2.1 VLAN. 6   2.2 VLAN的优点:.. 7   2.3 VLAN成员的定义.. 7   2.4 VLAN
    发表于 09-09 15:36 11次下载

    实现异构集成与小芯片优势的关键“互连

    在多层集成电路中,薄的、短的局部互连提供片上连接,而厚的、长的全局互连在不同的块之间传输。正如Lam Research技术总监Larry Zhao所详细描述的那样,硅通孔(TSV)允许
    发表于 04-07 15:09 1538次阅读
    实现异构<b class='flag-5'>集成</b>与小芯片优势的关键“<b class='flag-5'>互连</b>”

    详解金属互连中介质

    集成电路(IC)是由数亿甚至数十亿个晶体管组成,这些晶体管在硅晶圆上并行工作。但是这些晶体管若不能相互导通,它们就不能实现指定功能。而这些金属互连(Metal Interconnect)电路像是血管
    的头像 发表于 11-05 09:30 5012次阅读
    <b class='flag-5'>详解</b>金属<b class='flag-5'>互连</b>中介质<b class='flag-5'>层</b>

    柔性基板异质集成系统的印刷互连技术

    过程中静态或者震荡力。在柔性基板上打印线路实现集成电路互连具有可能。文章主要聚焦于高精度2D和3D互连进展以及不同技术路线的对于高密度互连
    的头像 发表于 11-05 11:23 1843次阅读
    柔性基板异质<b class='flag-5'>集成</b>系统的印刷<b class='flag-5'>互连</b><b class='flag-5'>技术</b>

    一文了解金属互连中阻挡

    随着集成电路的集成度越来越高,器件尺寸变得越来越小,金属互连设计也紧跟这个趋势,布线的密度增加了,更长的互连线会导致了更高的电阻。与此同时,互连
    的头像 发表于 12-05 11:45 5066次阅读
    一文了解金属<b class='flag-5'>互连</b>中阻挡<b class='flag-5'>层</b>

    互连RC延迟的降低方法

    随着集成电路技术节点的不断减小以及互连布线密度的急剧增加,互连系统中电阻、电容带来的 RC耦合寄生效应迅速增长,影响了器件的速度。图2.3
    的头像 发表于 05-23 10:43 2168次阅读
    <b class='flag-5'>互连</b><b class='flag-5'>层</b>RC延迟的降低方法

    2.3DIC集成技术简介

    2.3DIC集成工艺中,精细金属线宽/线距(L/S)重分布(RDL)基板(或有机转接板)与积封装基板或高密度互连(HDI)板采用分开制
    的头像 发表于 03-06 15:03 751次阅读
    <b class='flag-5'>2.3DIC</b><b class='flag-5'>集成</b><b class='flag-5'>技术</b>简介

    3DIC集成技术的种类介绍

    3D集成技术至少包含3DIC集成和3DIC封装两个核心概念。顾名思义,两者均采用垂直方向堆叠芯片的方式实现
    的头像 发表于 03-09 16:00 948次阅读
    3<b class='flag-5'>DIC</b><b class='flag-5'>集成</b><b class='flag-5'>技术</b>的种类介绍