TMS570LS系列16/32位RISC闪存微控制器深度解析

在电子设计领域，微控制器扮演着至关重要的角色。今天我们要深入探讨的是TMS570LS系列16/32位RISC闪存微控制器，虽然该系列产品已不推荐用于新设计，但它的诸多特性和技术细节仍值得我们学习和研究。

文件下载：S5LS10216ASZWTQQ1.pdf

一、产品概述

TMS570LS系列是高性能汽车级微控制器家族，专为安全关键应用而设计。其安全架构涵盖了双CPU锁步运行、CPU和内存内置自测试（BIST）逻辑、闪存和数据SRAM的ECC纠错、外设内存的奇偶校验以及外设IO的回环功能等，为系统的稳定性和可靠性提供了坚实保障。

1.1 主要特性

高性能CPU

该系列集成了ARM® Cortex™ - R4F浮点CPU，具备高效的1.6 DMIPS/MHz性能，8级流水线设计，还配备单/双精度浮点单元和内存保护单元（MPU），并拥有开放架构，支持第三方开发。系统时钟最高可达160 MHz，核心电源电压为1.5 V，I/O电源电压为3.3 V。

集成内存

提供1M - Byte或2M - Byte带ECC的闪存，以及128K - Byte或160K - Byte带ECC的RAM，满足不同应用场景的存储需求。

丰富的通信接口

包含FlexRay、CAN和LIN等多种通信接口，还有NHET定时器和2个12位ADC，以及外部内存接口（EMIF），支持16位数据、22位地址和4个片选信号。

其他特性

具有常见的TMS470/570平台架构，内存映射一致，还配备实时中断（RTI）操作系统定时器、向量中断模块（VIM）、循环冗余校验器（CRC）和直接内存访问（DMA）控制器等。

1.2 具体型号及配置

该系列包含TMS570LS20216、TMS570LS20206、TMS570LS10216、TMS570LS10206、TMS570LS10116和TMS570LS10106等型号，不同型号在速度、闪存大小、RAM大小、通信接口数量等方面存在差异。例如，TMS570LS20216和TMS570LS20206支持2MB闪存和160KB RAM，而TMS570LS10116和TMS570LS10106则为1MB闪存和128KB RAM。

二、内存相关

2.1 内存映射

不同型号的内存映射有所不同，涵盖了系统模块、外设、CRC、EMIF、闪存和RAM等区域。例如，TMS570LS20216和TMS570LS20206的内存映射中，闪存分为2MB的镜像区域，RAM为160KB带ECC。参数覆盖内存空间映射到EMIF CS0内存空间的低4MB，使用POM时需通过软件禁用ECC，否则会产生ECC错误。

2.2 闪存内存

采用F035（130nm闪存工艺）的闪存是一种非易失性电可擦除可编程内存，具有简化编程和擦除功能的状态机。2M - Byte闪存包含四个512K - Byte内存阵列，共22个扇区；1M - Byte版本则只有前两个512K - Byte银行，共14个扇区。在流水线模式下，闪存可在最高160MHz的系统时钟频率下运行，每次可访问128位数据，并为CPU提供两个64位流水线字。

2.3 系统模块分配

明确了循环冗余校验（CRC）模块、Cortex™ - R4F CoreSight™调试模块和系统模块的内存映射地址范围，方便开发者进行系统配置和调试。

2.4 外设选择

详细列出了外设模块寄存器和外设内存的内存映射，包括MIBSPI、LIN、DCAN、FlexRay、MIBADC、GIO、NHET等模块的地址范围和选择信息。

2.5 内存自动初始化

该设备允许通过系统模块中的内存硬件初始化控制寄存器对部分片上内存进行初始化，以确保内存阵列具有错误检测能力并处于已知状态。MSINENA寄存器用于选择要初始化的内存，不同内存对应不同的位映射。

2.6 PBIST RAM自测试

PBIST（可编程内置自测试）架构为设备的嵌入式RAM内存提供了运行时可编程的内存BIST引擎，可实现不同级别的测试覆盖。该架构由一个专门用于测试RAM内存的小型CPU组成，包含控制和指令寄存器，可在多个不同大小或类型的内存上运行相同的算法。

三、引脚分配与终端功能

3.1 引脚分配

提供了PGE QFP（144引脚）和ZWT BGA（337引脚）两种封装的引脚布局图，方便开发者进行硬件设计和布局。

3.2 终端功能

详细描述了各个引脚的功能，包括高终端定时器（NHET）、通用输入/输出（GIO）、FlexRay控制器、CAN控制器、串行通信接口（SCI）/本地互连网络（LIN）、多缓冲串行外设接口（MIBSPI）、多缓冲模数转换器（MIBADC）、振荡器（OSC）、系统模块（SYS）、错误信号模块（ESM）、闪存、RAM跟踪端口模块（RTP）、数据修改模块（DMM）和外部内存接口模块（EMIF）等引脚的用途和特性。

四、复位/中止源

该设备的复位和中止情况由错误源、系统模式、错误响应和对应的错误信号模块（ESM）通道决定。常见的错误源包括CPU事务、SRAM、闪存、DMA事务、DMM事务、AHB - AP事务、HET TU、NHET、MibSPI、MibADC、DCAN、PLL、时钟监控、CCM、FlexRay、VIM、电压监控和CPU自测试等，不同错误源会触发不同的错误响应和ESM通道。

五、外设功能

5.1 错误信号模块（ESM）

用于通过中断和外部ERROR引脚指示严重的设备故障，该模块由三个错误组组成，每组有32个输入。不同的错误源对应不同的组和通道，可根据需要进行配置。

5.2 直接内存访问（DMA）

支持数据在设备内存映射中的任意指定位置之间传输，可用于片上内存和外设的数据传输。该控制器支持16个通道和32个请求线，每个DMA请求默认分配到16个可用通道之一。

5.3 高端定时器传输单元（HET - TU）

是一个本地直接内存访问（DMA）模块，专门用于将高端定时器（NHET）的数据传输到CPU数据SRAM或从CPU数据SRAM传输数据。HET软件可控制哪些HET指令生成传输请求到传输单元，该单元支持8个通道。

5.4 向量中断管理器（VIM）

为设备上的众多中断源提供硬件辅助，用于优先级排序和控制。中断请求可分配到64通道的VIM中，可将多个中断源编程到同一VIM通道，实现通道共享。中断请求可分为快速中断请求（FIQ）和正常中断请求（IRQ），VIM会根据通道顺序对中断进行优先级排序。

5.5 MIBADC事件触发源

MibADC的三个转换组可配置为事件触发操作，每个组的触发源和极性可单独选择，触发源包括AD1EVT、NHET引脚、RTI比较等。

5.6 MIBSPI

多缓冲串行外设接口（MIBSPIs）具有可编程的缓冲内存，可在无需CPU干预的情况下完成数据传输。缓冲区可组合成不同的传输组（TGs），可由外部事件（如I/O活动、定时器）或内部滴答计数器触发。每个MibSPI的缓冲区可与不同TG中的不同DMA通道关联，实现数据在内部内存和外部从设备之间的高效传输。

5.7 ETM

设备包含一个ARM Cortex™ - R4F外部跟踪宏单元（ETM - R4），具有32位数据端口，连接到测试端口接口单元（TPIU）。ETM - R4符合CoreSight标准，支持“半速率时钟”，时钟源可选择VCLK或外部ETMTRACECLKIN引脚。

5.8 调试扫描链

设备包含一个ICEPICK模块，用于访问调试扫描链。调试扫描链#0用于访问CPU、ETM - R4、POM和TPIU，调试扫描链#1用于访问Ram跟踪端口（RTP）和数据修改模块（DMM）。

5.9 CCM

微控制器有两个Cortex - R4核心，其输出信号在CCM - R4（核心比较模块）中进行比较。为避免共模影响，要比较的CPU信号会以不同方式延迟。应用程序软件必须确保在第一次函数调用或其他将CPU寄存器压入堆栈的操作之前，两个CPU的寄存器初始化为相同的值，以避免CCM - R4比较错误。

5.10 LPM

TMS570平台设备支持多种低功耗模式，如Doze、Snooze和Sleep模式，开发者可根据实际需求权衡低功耗模式下的电流消耗、功能和唤醒时间。

5.11 电压监控

设备上实现了电压监控器，可消除在对核心和I/O电压电源供电时的特定顺序要求，降低在电源上电、断电或欠压期间内存损坏或I/O引脚出现毛刺的风险。当检测到I/O电源或核心电源电压过低时，会触发复位操作。电压监控器具有过滤短低电平毛刺、VCCIO电源噪声和VCC电源噪声的功能。

5.12 CRC

MCRC控制器用于执行循环冗余校验（CRC），以验证内存系统的完整性。该模块可计算一组数据的签名，并将计算结果与预定的良好签名值进行比较，支持四个通道并行对多个内存进行CRC计算，还可用于数据跟踪模式。

5.13 系统模块访问

明确了系统模块的访问模式和访问权限，不同模块（如VIM、RTP、DMA、HTU、FTU）的访问模式和所需的访问权限不同。

5.14 调试ROM

调试ROM存储了调试APB总线上组件的位置信息，方便开发者进行调试和开发。

5.15 CPU自测试控制器：STC / LBIST

CPU自测试控制器（STC）使用确定性逻辑BIST（LBIST）控制器作为测试引擎来测试ARM CPU核心。STC可将完整的测试运行划分为较小的独立测试集（间隔），不同测试间隔的测试覆盖率和执行周期不同。为确保CPU自测试期间的时钟速率合适，实现了STC时钟分频器，默认值为“除1”。

六、设备寄存器

6.1 设备识别码寄存器

用于识别设备的多个方面，包括硅版本。不同版本的设备识别码寄存器值不同，如Rev 0为0x80206D05，Rev A为0x80206D0D。该寄存器的各个位具有不同的含义，可用于判断设备的特性和配置。

6.2 芯片ID寄存器

由DIEIDL和DIEIDH两个寄存器组成，形成一个64位的数字，包含设备的芯片批次号、晶圆号以及X、Y晶圆坐标等信息，这些信息在设备初始测试过程中由TI编程写入。

6.3 PLL寄存器

PLL（锁相环）控制寄存器用于配置PLL1（F035 FMzPLL）和PLL2（F035 FPLL），不同寄存器有各自的默认值和配置参数。

七、设备电气规格

7.1 工作条件

规定了设备的绝对最大额定值和推荐工作条件，包括电源电压范围、输入电压范围、输入钳位电流、工作温度范围等。例如，VCC的范围为 - 0.3 V至2.1V，VCCIO、VCCAD和VCCP（闪存泵）的范围为 - 0.3 V至4.1V。

7.2 电气特性

详细描述了设备在工作自由空气温度范围内的电气特性，包括输入滞后、输入电压、输出电压、输入电流、输出电流等参数。例如，输入滞后参数Vhys的最小值为0.15V，高电平输入电压VIH的范围为2V至VCCIO + 0.3V。

八、外设和电气规格

8.1 时钟

8.1.1 PLL和时钟规格

规定了PLL电路的输入时钟频率、周期时间、脉冲持续时间等参数，以及外部参考谐振器/晶体振荡器时钟选项。TI建议客户将设备样品提交给谐振器/晶体供应商进行验证，以确定最佳的负载电容。

8.1.2 有效FMPLL设置

列出了不同OSC_IN频率下的PLLCTL1、PLLCTL2设置，以及FMPLL输出频率、调制带宽和调制深度等参数。

8.1.3 LPO和时钟检测

LPOCLKDET模块由时钟监控器（CLKDET）和两个低功耗振荡器（LPO）组成，用于监控外部时钟信号。当外部时钟频率超出频率窗口时，时钟检测器会标记该情况并切换到HF LPO时钟（跛行模式）。

8.1.4 时钟切换特性

规定了不同时钟（如HCLK、GCLK、RCLK、RTICLK、VCLK等）的频率范围和切换特性，以及等待状态的相关要求。

8.2 ECLK规格

规定了外部时钟ECLK的脉冲持续时间等切换特性，以及相关的测试条件和参数。

8.3 RST和PORRST时序

详细描述了PORRST和RST引脚的时序要求，包括电压阈值、建立时间、保持时间和滤波时间等。在电源上电和断电过程中，PORRST和RST引脚的状态和时序对设备的正常运行至关重要。

8.4 TEST引脚时序

规定了TEST引脚的滤波时间，确保在特定时间范围内的脉冲能够被正确处理。

8.5 DAP - JTAG扫描接口时序

规定了JTAG时钟规格和相关的时序参数，如TCK频率、RTCK频率、延迟时间、建立时间和保持时间等。

8.6 输出时序

描述了不同输出引脚在不同负载电容下的上升时间和下降时间等切换特性。

8.7 输入时序

规定了输入引脚的最小脉冲宽度等时序要求。

8.8 闪存时序

详细描述了闪存编程和擦除的时间要求，包括全字（32位）编程时间、2M - byte编程时间、ECC编程时间、扇区擦除时间和银行擦除时间等。

8.9 SPI主模式时序参数

规定了SPI主模式下的外部时序参数，包括时钟周期时间、脉冲持续时间、延迟时间、建立时间和保持时间等，不同时钟相位（CLOCK PHASE = 0和CLOCK PHASE = 1）的参数有所不同。

8.10 SPI从模式时序参数

规定了SPI从模式下的外部时序参数，同样包括时钟周期时间、脉冲持续时间、延迟时间、建立时间和保持时间等，不同时钟相位的参数也有所差异。

8.11 CAN控制器模式时序

描述了CANnTX和CANnRX引脚的延迟时间等动态特性。

8.12 SCI/LIN模式时序

在100MHz外设时钟下，SCI的最大波特率可达3.125 Mbits/s。

8.13 FlexRay控制器模式时序

规定了FlexRay控制器的抖动时序参数，如时钟抖动和信号对称性、字节起始序列（BSS）到BSS的时间、平均时间和延迟差异等。

8.14 EMIF时序

详细描述了EMIF读写模式的切换特性，包括读写周期时间、输出建立时间、输出保持时间、使能信号宽度等参数。

8.15 ETM时序

规定了ETMTRACECLK和ETMDATA的时序参数，包括时钟频率、周期、脉冲宽度、上升时间和下降时间等。

8.16 RTP时序

描述了RTPCLK、RTPDATA和RTPENABLE的时序参数，包括时钟周期、脉冲宽度、数据建立时间和保持时间等。

8.17 DMM时序

规定了DMMCLK、DMMDATA和DMMENA的时序参数，包括时钟周期、脉冲宽度、数据建立时间和保持时间等。

8.18 MibADC

8.18.1 MibADC特性

MibADC具有12位分辨率，保证单调输出，输出转换代码范围为00h至FFFh。

8.18.2 推荐工作条件

规定了MibADC的高电压参考源、低电压参考源、模拟输入电压和模拟输入钳位电流等推荐工作条件。

8.18.3 工作特性

描述了MibADC在全推荐工作条件范围内的工作特性，包括模拟输入多路复用器导通电阻、ADC采样开关导通电阻、输入多路复用器电容、ADC采样电容、模拟输入泄漏电流、ADREFHI输入电流、转换范围、差分非线性误差、积分非线性误差和总误差等参数。

8.18.4 输入模型

提供了MibADC的输入等效电路，帮助开发者理解其工作原理