MAX1126：高性能四通道12位ADC的设计与应用

在电子设计领域，模拟到数字的转换是一个关键环节，对于医疗成像、通信和仪器仪表等应用来说，高精度、低功耗的ADC尤为重要。今天我们就来深入探讨一下Maxim公司的MAX1126，一款四通道、12位、40Msps、1.8V的ADC，它具备串行LVDS输出，为众多应用场景提供了出色的解决方案。

文件下载：MAX1126.pdf

一、产品概述

MAX1126采用全差分输入、流水线架构和数字误差校正技术，专为低功耗、高动态性能而设计。它工作在1.7V至1.9V的单电源下，在5.3MHz的输入频率下，能提供69.9dB的信噪比（SNR），仅消耗563mW的功率。此外，它还具备813µA的掉电模式，适用于空闲时段，有效降低功耗。

内部的1.24V精密带隙基准设置了ADC的满量程范围，同时灵活的基准结构允许使用外部基准，以满足对精度要求更高或输入电压范围不同的应用。单端时钟控制转换过程，内部占空比均衡器可适应输入时钟占空比的广泛变化，片上锁相环（PLL）则生成高速串行低压差分信号（LVDS）时钟。

二、关键特性

1. 多通道与输出接口

• 四通道设计：提供四个ADC通道，带有串行LVDS/SLVS输出，可同时处理多个信号，适用于多通道通信系统和仪器仪表等应用。
• 输出格式灵活：输出数据可采用二进制补码或二进制格式，通过T/B数字输入进行配置。

2. 卓越的动态性能

• 高信噪比：在 (f_{IN}=5.3 MHz) 时，SNR可达69.9dB，能有效减少噪声干扰，提高信号质量。
• 低失真：93.7dBc的无杂散动态范围（SFDR）和 -91.5dBc的总谐波失真（THD），保证了信号的纯净度。
• 通道隔离度高：-90dB的通道隔离度，减少通道间的串扰，确保各通道信号的独立性。

3. 超低功耗

• 正常工作模式：每个通道仅消耗135mW的功率，实现了高性能与低功耗的平衡。
• 掉电模式：总功耗仅1.5mW，在空闲时段可大幅降低能耗。

4. 时钟与输入特性

• 宽时钟占空比：可接受20%至80%的时钟占空比，对时钟信号的要求较为宽松。
• 自对准数据时钟接口：确保数据输出与时钟信号的准确同步。
• 全差分模拟输入：±1.4VP-P的宽差分输入电压范围，能适应不同幅度的输入信号。

5. 其他特性

• 测试模式：具备数字信号完整性测试模式，方便进行系统调试和故障排查。
• LVDS输出支持：LVDS输出可支持长达30英寸的FR - 4背板连接，适合长距离信号传输。
• 小型封装：采用68引脚QFN封装，尺寸为10mm x 10mm x 0.9mm，节省电路板空间。

三、电气特性

1. 直流精度

• 分辨率：12位分辨率，能提供较高的量化精度。
• 积分非线性（INL）：±0.4 LSB，保证了转换结果的准确性。
• 差分非线性（DNL）：±0.25 LSB，确保无漏码现象，实现单调转换。
• 偏移误差和增益误差：在固定外部基准下，偏移误差为±1 % FS，增益误差为 -1.5 +0.9 +2.5 % FS。

2. 模拟输入

• 输入差分范围：1.4 VP - P的差分输入范围，可处理较大幅度的输入信号。
• 共模电压范围：典型值为0.76V，可在0.55V至0.85V之间进行过驱动。
• 输入阻抗和电容：差分输入阻抗为2 kΩ，电容为12.5 pF。

3. 转换速率

• 最大转换速率：40 MHz，可实现高速信号转换。
• 最小转换速率：4 MHz，满足不同应用场景的需求。
• 数据延迟：6.5个时钟周期，确保数据的及时输出。

4. 动态特性

• SNR和SINAD：在不同输入频率下，SNR和SINAD表现出色，如在 (f_{IN}=5.3MHz) 时，SNR为69.9dB，SINAD为69.8dB。
• ENOB：有效位数可达11.4位，反映了ADC的动态性能。
• SFDR和THD：在不同输入频率下，SFDR和THD指标良好，保证了信号的质量。

5. 其他特性

• 孔径抖动和延迟：孔径抖动小于0.4 ps RMS，孔径延迟为1 ns，确保采样的准确性。
• 带宽：小信号带宽和全功率带宽均为100 MHz，能处理较宽频率范围的信号。
• 输出噪声：输出噪声为0.45 LSB RMS，减少了噪声对输出信号的影响。

四、参考配置

1. 内部参考模式

将REFADJ连接到GND，可直接使用内部带隙基准。内部带隙基准在内部参考模式下产生1.24V的REFIO电压，温度系数为100ppm/°C。为保证稳定性，需从REFIO到GND连接一个0.1µF的外部旁路电容。REFIO可为外部电路提供高达200µA的电流，并吸收高达200µA的电流，负载调节率为83mV/mA。全局掉电输入（PDALL）可启用和禁用参考电路，当MAX1126处于掉电模式时，REFIO对GND的电阻大于1 MΩ。内部参考电路在MAX1126上电或PDALL从高电平变为低电平时，需要132µs的时间来上电并稳定。

2. 外部参考模式

将REFADJ连接到AVDD，可禁用内部参考，进入外部参考模式。在REFIO处施加一个稳定的1.18V至1.30V的电源，并通过一个0.1µF的电容将REFIO旁路到GND。REFIO的输入阻抗大于1MΩ。

五、时钟输入与PLL

1. 时钟输入

MAX1126接受CMOS兼容的时钟信号，输入时钟占空比范围为20%至80%，由外部单端时钟信号驱动。为实现指定的SNR性能，需要低时钟抖动，模拟输入采样发生在CLK的上升沿，因此该边沿的抖动应尽可能小。

2. PLL输入

MAX1126的PLL可生成频率为输入时钟6倍的输出时钟信号，用于将数据从MAX1126中时钟输出。根据输入时钟范围设置PLL1、PLL2和PLL3位，PLL0保留用于工厂测试，必须始终连接到GND。

六、系统时序要求

1. 时钟输出

MAX1126提供由CLKOUTP和CLKOUTN组成的差分时钟输出，串行输出数据在时钟输出的两个边沿上从MAX1126中时钟输出，输出时钟的频率是CLK的6倍。

2. 帧对齐输出

由FRAMEP和FRAMEN组成的差分帧对齐信号，其上升沿对应12位串行数据流的第一位（D0），帧对齐信号的频率与采样时钟的频率相同。

3. 串行输出数据

转换结果通过由OUT_P和OUT_N组成的差分输出提供，结果在采样后6.5个输入时钟周期有效，输出数据以LSB（D0）优先的方式在输出时钟的两个边沿上时钟输出。

七、输出数据格式与功能

1. 输出数据格式

输出数据格式可以是偏移二进制或二进制补码，取决于逻辑输入T/B。当T/B为低电平时，输出数据格式为二进制补码；当T/B为高电平时，输出数据格式为偏移二进制。

2. LVDS和SLVS信号

通过驱动SLVS/LVDS引脚，可以选择LVDS或可扩展低压信号（SLVS）电平输出。驱动DT引脚可选择双端接或单端接，双端接可帮助消除长线传输中的反射。

3. LVDS测试模式

驱动LVDSTEST引脚为高电平，可启用所有LVDS或SLVS输出通道的输出测试模式，测试模式数据以LSB优先的方式输出。

4. 共模输出电压

CMOUT提供直流耦合模拟输入的共模参考，若输入为直流耦合，应使驱动MAX1126的电路的输出共模电压与VCMOUT的输出电压匹配在±50mV以内。

5. 掉电模式

• 独立通道掉电：PD0 - PD3可独立控制每个通道的掉电模式，驱动相应引脚为高电平可使通道掉电，为低电平则使通道正常工作。
• 全局掉电：PDALL可控制所有通道和内部参考电路的掉电模式，驱动PDALL为高电平可启用全局掉电模式。

八、应用信息

1. 满量程范围调整

MAX1126支持±5%的满量程调整范围。通过在REFADJ和GND之间或REFADJ和REFIO之间添加25kΩ至250kΩ的外部电阻或电位器，可减小或增大满量程范围。

2. 变压器耦合

使用RF变压器可将单端输入源信号转换为全差分信号，满足MAX1126的最佳性能要求。可选择升压变压器以降低驱动要求，减少输入驱动器的信号摆幅也可改善整体失真。

3. 接地、旁路和电路板布局

MAX1126需要高速电路板布局设计技术，应将所有旁路电容尽可能靠近器件放置，使用表面贴装器件以减小电感。多层电路板具有充足的接地和电源平面，可提供最高级别的信号完整性。应将MAX1126的接地引脚和暴露的背面焊盘连接到同一接地平面，隔离接地平面与任何嘈杂的数字系统接地平面。高速数字信号走线应远离敏感的模拟走线，保持所有信号线短且无90°转弯，确保差分模拟输入网络布局对称，所有寄生参数平衡。

九、总结

MAX1126作为一款高性能的四通道12位ADC，凭借其卓越的动态性能、超低功耗、灵活的参考配置和丰富的功能特性，在医疗成像、通信和仪器仪表等领域具有广泛的应用前景。在实际设计中，工程师需要根据具体应用需求，合理配置参考模式、时钟输入和输出数据格式等参数，并注意电路板布局和接地旁路等问题，以充分发挥MAX1126的性能优势。大家在使用MAX1126的过程中，是否遇到过一些特殊的问题呢？欢迎在评论区分享你的经验和见解。