AD9640：高性能14位双路ADC的深度解析

引言

在当今的通信和电子系统中，高性能的模拟 - 数字转换器（ADC）是不可或缺的关键组件。AD9640作为一款14位、80/105/125/150 MSPS的双路ADC，凭借其出色的性能和丰富的功能，在众多应用领域中得到了广泛的应用。本文将对AD9640进行全面的剖析，从其特性、规格参数、工作原理到应用设计等方面进行详细介绍，希望能为电子工程师们在实际设计中提供有价值的参考。

文件下载：AD9640.pdf

产品特性亮点

卓越的性能指标

AD9640在信号处理能力方面表现卓越。在125 MSPS采样率下，其信噪比（SNR）可达71.8 dBc（72.8 dBFS）至70 MHz，无杂散动态范围（SFDR）为85 dBc至70 MHz；在150 MSPS采样率时，SNR为71.6 dBc（72.6 dBFS）至70 MHz，SFDR为84 dBc至70 MHz。同时，它还具备低功耗的特点，125 MSPS时功耗为750 mW，150 MSPS时功耗为820 mW。

丰富的功能特性

• 输入灵活性：拥有1 V p-p至2 V p-p的灵活模拟输入范围，采用650 MHz带宽的差分模拟输入，可满足不同应用场景的需求。
• 时钟管理：具备整数1至8的输入时钟分频器，支持高达450 MHz的IF采样频率，还配备了ADC时钟占空比稳定器，确保时钟信号的稳定性。
• 内置功能：集成了ADC电压基准、采样保持输入、快速检测和阈值位、复合信号监测等功能，还具备用户可配置的内置自测试（BIST）能力和节能的掉电模式。

产品优势总结

AD9640的这些特性使其在通信、智能天线系统、通用软件无线电等应用中具有显著优势，能够为系统设计提供高性能、高可靠性的解决方案。

规格参数详解

DC规格

文档提供了不同型号（如AD9640ABCPZ - 80、AD9640BCPZ - 80等）在不同采样率下的DC规格参数，包括分辨率、精度、偏移误差、增益误差、差分非线性（DNL）、积分非线性（INL）等。这些参数反映了ADC在直流特性方面的性能，对于保证系统的准确性和稳定性至关重要。

AC规格

在AC规格方面，详细列出了不同采样率下的信噪比（SNR）、信噪失真比（SINAD）、有效位数（ENOB）、谐波失真、无杂散动态范围（SFDR）等指标。这些参数体现了ADC在交流信号处理方面的能力，对于处理高频信号和复杂信号具有重要意义。

数字规格

数字规格部分介绍了差分时钟输入、同步输入、逻辑输入和输出等方面的参数，包括逻辑兼容性、输入电压范围、输入电流、输入电容和电阻等。这些参数对于与其他数字电路的接口设计和信号传输具有指导作用。

开关规格

开关规格参数包括时钟输入参数（如输入时钟速率、转换速率、时钟周期、脉冲宽度等）和数据输出参数（如数据传播延迟、DCO传播延迟、建立时间、保持时间等）。这些参数对于确定ADC的工作速度和时序要求至关重要。

时序规格

时序规格详细说明了同步时序要求、SPI时序要求和SPORT时序要求等，为系统设计中的时序匹配和信号同步提供了重要依据。

绝对最大额定值

文档给出了AD9640的绝对最大额定值，包括电气参数（如电源电压、输入电压等）和环境参数（如工作温度范围、存储温度范围等）。在设计过程中，必须严格遵守这些额定值，以确保器件的安全和可靠性。

热特性

热特性部分介绍了AD9640的热阻参数，以及如何通过合理的PCB布局和散热设计来提高器件的散热性能。这对于保证器件在高温环境下的正常工作具有重要意义。

工作原理深入剖析

ADC架构

AD9640采用双前端采样保持放大器（SHA）和流水线式开关电容ADC架构。量化输出在数字校正逻辑中组合成最终的14位结果，流水线架构允许各阶段并行处理，提高了采样效率。

模拟输入考虑

模拟输入采用差分开关电容SHA，在处理差分输入信号时具有最佳性能。在设计时，需要考虑输入信号的源阻抗匹配、采样电容的充电和建立时间等因素。同时，内部差分参考缓冲器定义了ADC核心的输入跨度，用户可以通过调整参考电压来改变输入范围。

电压基准

AD9640内置了稳定准确的电压基准，用户可以选择内部参考或外部参考。通过SENSE引脚可以配置参考模式，不同模式下的参考电压和差分跨度不同。在使用内部参考驱动多个转换器时，需要考虑参考的负载问题。

时钟输入考虑

为了获得最佳性能，AD9640的采样时钟输入应采用差分信号。时钟输入可以是CMOS、LVDS、LVPECL或正弦波信号，但时钟源的抖动是关键因素。文档介绍了多种时钟输入配置方法，如变压器耦合、平衡变压器耦合、差分PECL和LVDS信号耦合等。同时，AD9640还具备输入时钟分频器和占空比稳定器，可提高时钟信号的稳定性和灵活性。

功耗和待机模式

AD9640的功耗与采样率成正比，在CMOS输出模式下，数字功耗主要由数字驱动器的强度和输出负载决定。通过PDWN引脚可以将器件置于掉电模式，此时功耗仅为2.5 mW。待机模式允许用户在需要快速唤醒时保持内部参考电路供电。

数字输出

AD9640的输出驱动器可以配置为与1.8 V至3.3 V CMOS逻辑家族或1.8 V LVDS输出接口。用户可以通过设置SCLK/DFS引脚选择输出数据格式（偏移二进制或二进制补码）。同时，器件还具备数字输出使能功能，可通过SMI SDO/OEB引脚或SPI接口控制。

ADC过范围和增益控制

在接收器应用中，AD9640的快速检测功能可以快速检测输入信号的过范围情况，通过SPI端口可以设置阈值，实现灵活的外部增益控制。同时，还提供了粗上阈值、细上阈值、细下阈值、增益增加和增益减少等指标，用于精确控制增益切换。

信号监测

信号监测模块可以计算输入信号的均方根（rms）、峰值和超过阈值的采样数，为AGC环路提供信号特征信息。用户可以通过SPI端口或SPORT输出读取信号监测结果，还可以设置监测周期和选择监测模式（峰值检测模式、rms/ms幅度模式、阈值穿越模式）。

内置自测试（BIST）和输出测试

AD9640具备内置自测试（BIST）功能，可验证数字数据路径的完整性。同时，还提供了多种输出测试选项，可将可预测的值放置在输出端，方便进行板级调试。

通道/芯片同步

AD9640的SYNC输入允许用户灵活同步内部模块，包括时钟分频器和信号监测模块。通过外部同步信号，可以确保多个ADC的采样时钟同步，提高系统的一致性和稳定性。

设计应用指南

电源和接地建议

建议使用两个独立的1.8 V电源，分别为模拟（AVDD）和数字（DVDD）供电，以及为数字输出（DRVDD）供电。AVDD和DVDD应通过铁氧体磁珠或滤波器扼流圈和独立的去耦电容进行隔离，去耦电容应靠近PCB板上的电源入口和器件引脚。同时，使用单个PCB接地平面可以实现最佳性能。

LVDS操作

AD9640上电默认采用CMOS输出模式，若需要LVDS操作，需在电源上电后通过SPI配置寄存器进行编程。为避免上电时DRVDD电流过高，可以在电源上电时将OEB引脚置高，待器件进入LVDS模式后再将OEB引脚置低。

暴露焊盘热散热片建议

为了获得最佳的电气和热性能，必须将ADC底部的暴露焊盘连接到模拟地（AGND）。PCB上应使用连续的、暴露的（无焊料掩膜）铜平面与AD9640的暴露焊盘匹配，并通过多个过孔实现最低的电阻热路径。同时，使用丝印将铜平面划分为多个均匀的部分，可提高ADC与PCB之间的覆盖率和附着力。

CML和RBIAS引脚

CML引脚应通过0.1 μF电容接地，RBIAS引脚应连接一个10 kΩ电阻到地，该电阻应具有至少1%的公差，用于设置ADC核心的主电流参考。

参考去耦

VREF引脚应通过一个低ESR的1.0 μF电容和一个0.1 μF的陶瓷低ESR电容并联接地，以确保参考电压的稳定性。

SPI端口

SPI端口在转换器需要全动态性能时不应处于活动状态，因为SCLK、CSB和SDIO信号通常与ADC时钟异步，这些信号的噪声可能会降低转换器的性能。如果板上的SPI总线用于其他设备，可能需要在该总线和AD9640之间提供缓冲器，以避免这些信号在关键采样期间在转换器输入处转换。

总结与展望

AD9640作为一款高性能的双路ADC，具有卓越的性能指标、丰富的功能特性和灵活的设计选项。在实际应用中，电子工程师们可以根据具体需求，合理选择器件的工作模式和参数，通过优化PCB布局和电源设计，充分发挥AD9640的优势，为通信、智能天线、软件无线电等领域的系统设计提供高性能的解决方案。随着技术的不断发展，相信AD9640将在更多的应用场景中发挥重要作用，为电子行业的发展做出更大的贡献。

你在使用AD9640的过程中遇到过哪些问题？或者你对它的哪些特性最感兴趣？欢迎在评论区留言分享。