MAX31180 扩频晶体乘法器：设计与应用指南

在电子设计领域，时钟发生器是众多系统不可或缺的组成部分，它为系统提供稳定且精确的时钟信号。MAX31180 作为一款低抖动、基于晶体的时钟发生器，凭借其卓越的性能和丰富的功能，在多个领域得到了广泛应用。本文将深入介绍 MAX31180 的特点、应用场景、电气特性以及设计注意事项，帮助电子工程师更好地理解和使用这款产品。

文件下载：MAX31180.pdf

一、产品概述

MAX31180 是一款集成了锁相环（PLL）的低抖动时钟发生器，能够从 16MHz 到 134MHz 生成扩频时钟输出。该器件可通过引脚编程来选择时钟乘法率和抖动幅度，同时具备扩频禁用模式和掉电模式，以实现节能。

二、应用场景

MAX31180 的应用范围广泛，涵盖了汽车、电缆调制解调器、手机、计算机外设、复印机、信息娱乐系统、个人电脑和打印机等领域。它能够为这些设备提供稳定可靠的时钟信号，确保系统的正常运行。

三、产品特性

3.1 扩频时钟生成

能够生成 16MHz 到 134MHz 的扩频时钟，满足不同系统的时钟需求。

3.2 可选择的时钟乘法率

提供 1x、2x 和 4x 三种时钟乘法率，用户可以根据实际需求进行灵活选择。

3.3 中心扩频抖动

支持中心扩频抖动，可有效降低电磁干扰（EMI）。

3.4 可选择的扩频调制幅度

提供 ±0.5%、±1.0% 和 ±1.5% 三种扩频调制幅度，进一步优化 EMI 性能。

3.5 扩频禁用模式

用户可以根据需要禁用扩频功能，以满足特定的应用需求。

3.6 低周期抖动

具备低周期抖动特性，确保时钟信号的稳定性和准确性。

3.7 掉电模式

具有高阻抗输出的掉电模式，可有效降低功耗。

3.8 低功耗

采用 3.0V 到 3.6V 单电源供电，功耗较低。

3.9 宽工作温度范围

工作温度范围为 -40°C 到 +125°C，适用于各种恶劣环境。

3.10 小型封装

采用 8 引脚 µSOP 封装，节省电路板空间。

3.11 AEC-Q100 认证

部分型号（MAX31180AUA/V+）通过了 AEC-Q100 认证，适用于汽车应用。

四、电气特性

4.1 绝对最大额定值

• 电源电压范围：-0.3V 到 +4.3V
• 任意引脚电压范围：-0.3V 到 (VCC + 0.3V)，不超过 +4.3V
• 连续功率耗散：在 (T_{A}=+70^{circ}C) 时，µSOP 封装为 362mW，高于 +70°C 时按 4.5mW/°C 降额
• 工作温度范围：-40°C 到 +125°C
• 存储温度范围：-55°C 到 +125°C
• 引脚焊接温度（10s）：+300°C
• 回流焊接温度：+260°C

4.2 推荐工作条件

• 电源电压：3.0V 到 3.6V
• 输入逻辑 1 电压：0.8 x VCC 到 VCC + 0.3V
• 输入逻辑 0 电压：VGND - 0.3V 到 0.2 x VCC
• 输入逻辑开路电流：0V < VIN < VCC 时为 0A
• 输入泄漏电流：0V < VIN < VCC 时为 80nA
• SSO 负载电容：根据输出频率不同，分别为 15pF（fSSO < 67MHz）、10pF（67MHz ≤ fSSO < 101MHz）和 7pF（101MHz ≤ fSSO < 134MHz）
• 晶体或时钟输入频率：16.0MHz 到 33.4MHz
• 晶体 ESR：小于 90Ω
• 时钟输入占空比：40% 到 60%
• 晶体并联负载电容：18pF

4.3 交流电气特性

• SSO 占空比：在 Vcc/2 处测量，CMSEL = 0 或开路时为 40% 到 60%，CMSEL = 1 时为 30% 到 70%
• 上升时间：1.6ns
• 下降时间：1.6ns
• 峰值周期抖动：fsso = 16MHz，TA = -40 到 +85°C，10,000 个周期时为 75ps
• 上电时间：PDN 引脚从低电平变为高电平到输出有效所需时间为 11ms
• 掉电时间：PDN 引脚从高电平变为低电平到输出高阻抗所需时间为 100ns
• 抖动率：固定为 (f_{IN} / 992)

五、引脚说明

引脚名称	功能
X1	晶体驱动/时钟输入。可连接晶体或外部时钟信号。
GND	信号地
CMSEL	时钟乘法选择。三电平数字输入，0 = 1x，开路 = 2x，1 = 4x
SMSEL	扩频幅度选择。三电平数字输入，0 = ±0.5%，开路 = ±1.0%，1 = ±1.5%
PDN	低电平有效掉电/扩频禁用。三电平数字输入，0 = 掉电/SSO 三态，开路 = 上电/扩频禁用，1 = 上电/扩频启用
SSO	扩频时钟乘法输出。输出晶体或时钟信号的 1x、2x 或 4x 扩频版本
VCC	电源电压
X2	晶体驱动输出。若连接外部时钟到 X1，则 X2 应开路

六、设计注意事项

6.1 晶体选择

MAX31180 需要一个工作在基模的并联谐振晶体，ESR 小于 90Ω。晶体应尽可能靠近器件放置，以减少寄生电容引起的过度负载。

6.2 振荡器输入

当使用外部振荡器时钟驱动 MAX31180 时，应将输入（X1）视为高阻抗。

6.3 晶体电容选择

负载电容 (C{L 1}) 和 (C{L 2}) 应根据晶体规格进行选择。晶体并联负载电容可通过以下公式计算： [C{L}=frac{C{L 1} × C{L 2}}{C{L 1}+C{L 2}}+C{I N}] 对于 MAX31180，可令 (C{L 1}=C{L 2}=C{L X})，则公式简化为： [C{L}=frac{C{L X}}{2}+C{I N}] 根据推荐工作条件和直流电气特性中的 (C{L}) 和 (C{IN}) 值，可计算出 (C{L 1}) 和 (C{L 2}) 的值。

6.4 电源去耦

为了获得最佳性能，建议在 IC 电源引脚使用去耦电容。典型的去耦电容值为 0.001μF 和 0.1μF。应使用高质量的陶瓷表面贴装电容，并尽可能靠近 IC 的 VCC 和 GND 引脚安装，以减少引线电感。

6.5 布局考虑

晶体应靠近器件放置，以减少寄生电容引起的过度负载。同时，应注意减少可能作为编程选项开路的引脚（SMSEL 和 CMSEL）的负载，并尽量减少时钟对输入的耦合。

七、订购信息

型号	温度范围	引脚封装
MAX31180AUA+	-40°C 到 +125°C	8 引脚 SOP
MAX31180AUA+T	-40°C 到 +125°C	8 引脚 SOP
MAX31180AUA/V+	-40°C 到 +125°C	8 引脚 SOP
MAX31180AUA/V+T	-40°C 到 +125°C	8 引脚 SOP

其中，“+” 表示无铅/RoHS 兼容封装，“T” 表示卷带包装，“N/V” 表示汽车级合格部件。

八、总结

MAX31180 是一款功能强大、性能卓越的扩频晶体乘法器，适用于多种应用场景。通过合理选择晶体、电容和布局，以及正确使用引脚功能，电子工程师可以充分发挥 MAX31180 的优势，为系统提供稳定可靠的时钟信号。在实际设计中，还需根据具体需求和应用场景进行优化，以确保系统的性能和可靠性。你在使用 MAX31180 过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。