深入解析 AD9513：高性能时钟分配芯片的卓越之选

在电子设计领域，时钟分配芯片对于确保系统的稳定性和高性能起着至关重要的作用。今天，我们将深入探讨 Analog Devices 公司的 AD9513 时钟分配芯片，它以其低抖动、低相位噪声等特性，成为众多高性能应用的理想选择。

文件下载：AD9513.pdf

一、AD9513 概述与特性

1. 基本特性

AD9513 是一款具有三个输出的时钟分配芯片，设计上着重强调低抖动和低相位噪声，以最大化数据转换器的性能。它具备 1.6 GHz 的差分时钟输入，三个 800 MHz/250 MHz 的 LVDS/CMOS 时钟输出，且输出抖动仅为 300 fs rms，时间延迟可达 11.6 ns。此外，该芯片通过 4 级逻辑引脚进行配置，采用 32 引脚的 LFCSP 封装，节省空间。

2. 应用领域

• 低抖动、低相位噪声时钟分配：为对时钟信号质量要求极高的系统提供稳定的时钟源。
• 高速数据转换器时钟：如 ADC、DAC、DDS、DDC、DUC 等，确保数据转换的高精度和高速度。
• 高性能无线收发器：满足无线通信系统对时钟稳定性和低噪声的要求。
• 高性能仪器仪表：为仪器提供精确的时钟信号，保证测量的准确性。
• 宽带基础设施：支持宽带通信系统的稳定运行。

二、关键技术参数分析

1. 时钟输入

AD9513 的时钟输入频率范围为 0 - 1.6 GHz，输入灵敏度为 150 mVp-p，输入共模电压为 1.5 - 1.7 V。需要注意的是，为满足抖动、相位噪声和传播延迟的规格要求，时钟输入的压摆率需达到 1 V/ns 或更高。

2. 时钟输出

• LVDS 输出：输出频率可达 800 MHz，差分输出电压为 250 - 450 mV，具备良好的输出特性。
• CMOS 输出：输出频率为 250 MHz，在带载能力和输出电压方面有特定的参数要求。

3. 时序特性

包括 LVDS 输出的上升时间、下降时间，以及不同分频比下的传播延迟等。同时，还给出了不同输出之间的偏移和延迟调整的相关参数，这些参数对于确保系统的时序一致性至关重要。

4. 相位噪声和抖动

从数据手册中可以看到，AD9513 在不同的输入频率、输出频率和分频比下，都有着出色的相位噪声和抖动性能。例如，在某些情况下，其相位噪声在 10 Hz 偏移时可达 -100 dBc/Hz 左右，抖动在 300 fs rms 左右。

三、功能模块详解

1. 时钟输入级

CLK 和 CLKB 为差分时钟输入引脚，工作频率可达 1600 MHz。输入采用全差分和自偏置方式，信号需通过电容进行交流耦合。若使用单端输入，需将另一端旁路到交流地。

2. 同步功能

• 上电同步（Power-On SYNC）：当电源 (V{s}) 开启时，若 (V{s}) 在 35 ms 内从 2.2 V 过渡到 3.1 V，可实现上电同步，确保输出同步启动。
• SYNCB 引脚同步：在操作过程中，若 AD9513 的设置发生变化，输出可能会失去同步。此时，将 SYNCB 引脚拉低并释放，可使输出重新同步（除分频比为 1 的输出外）。

3. RSET 电阻和 VREF 引脚

• RSET 电阻：用于设置芯片的内部偏置电流，其值应尽可能接近 4.12 kΩ，以保证芯片的正常工作。
• VREF 引脚：提供 ⅔ (V_{s}) 的电压，作为设置引脚（S0 - S10）的四个逻辑电平之一，为芯片的配置提供参考电压。

4. 设置配置

AD9513 的具体操作由设置引脚（S10 - S0）上的逻辑电平决定。这些引脚使用四态逻辑，逻辑电平包括 (V{s})、GND、⅓ (V{s}) 和 ⅔ (V_{s})。通过不同的引脚电平组合，可以设置输出的逻辑配置、分频比、相位偏移和延迟等参数。

5. 延迟模块

OUT2 输出包含一个模拟延迟块，可设置 1.8 ns、6.0 ns 或 11.6 ns 的满量程延迟，每个满量程延迟还可通过 16 级精细调整。不过，延迟模块会增加输出的抖动，因此主要用于为数字芯片提供时钟，而非数据转换器的采样时钟。

四、电源和功耗

1. 电源要求

AD9513 需使用 3.3 V ± 5% 的电源 (V_{s})，在 PCB 设计中，应遵循良好的工程实践，对电源和地进行合理布局，并使用足够的电容进行旁路。

2. 功耗分析

芯片的功耗与输出模式、分频比和输出频率等因素有关。在不同的工作条件下，功耗有所不同。通过合理配置芯片的功能，如关闭不需要的模块，可以实现一定的节能效果。

五、应用信息与设计建议

1. ADC 时钟应用

在 ADC 时钟应用中，采样时钟的质量对 ADC 的性能影响极大。AD9513 的 LVDS 输出提供差分时钟信号，可有效降低噪声，提高 ADC 的 SNR 性能。在选择时钟源时，需考虑 ADC 的输入要求，如差分或单端、逻辑电平、终端匹配等。

2. LVDS 时钟分配

AD9513 的 LVDS 输出采用电流模式输出级，满足或超过 ANSI/TIA/EIA - 644 规范。推荐使用特定的终端电路来确保信号的完整性。

3. CMOS 时钟分配

CMOS 时钟分配有一些通用的设计准则，如点对点网络设计、源端串联终端匹配和远端终端匹配等。由于单端 CMOS 时钟的局限性，在长距离传输高速信号时，建议使用差分输出。

4. 设置引脚和电源接地考虑

设置引脚的连接和旁路电容的使用对于芯片的正常配置至关重要。在 PCB 设计中，应采用适当的 RF 技术，确保电源旁路和接地良好，以提高芯片的性能。

六、总结

AD9513 作为一款高性能的时钟分配芯片，以其丰富的功能和出色的性能，为电子工程师在设计高性能系统时提供了一个强大的工具。通过深入了解其技术参数、功能模块和应用信息，工程师可以更好地利用该芯片，实现系统的优化设计。你在使用这类时钟分配芯片时，遇到过哪些挑战呢？欢迎在评论区分享交流。