深度解析IWR1843：76 - 81GHz FMCW毫米波传感器的卓越之选

在工业应用领域，毫米波传感器正发挥着日益重要的作用。德州仪器（TI）的IWR1843作为一款单芯片76 - 81GHz FMCW毫米波传感器，凭借其丰富的功能和出色的性能，成为了众多工程师的首选。本文将对IWR1843进行全面深入的剖析，为电子工程师们在设计应用中提供有益的参考。

文件下载：iwr1843.pdf

一、产品特性概览

（一）集成与性能

IWR1843采用FMCW收发器架构，集成了PLL、发射器、接收器、基带和ADC等模块，实现了高度的集成化。其覆盖76 - 81GHz频段，拥有4GHz可用带宽，能够提供高精度的探测能力。四个接收通道和三个发射通道的设计，为雷达系统的性能提升提供了硬件基础。同时，基于分数N PLL的超精确线性调频引擎，确保了信号的精确生成和处理。

（二）处理与控制

芯片内置了基于Arm Cortex - R4F的无线电控制系统，具备内置固件，能够实现自我校准，确保在不同工艺和温度条件下的稳定运行。C674x DSP则专门用于FMCW信号处理，拥有2MB的片上内存，为复杂的算法实现提供了充足的资源。而Cortex - R4F微控制器则负责目标跟踪、分类以及接口控制等功能，支持自主模式，可从QSPI闪存中加载用户应用程序。

（三）接口与安全

该芯片集成了丰富的外设，包括具有ECC的内部存储器、多种主机接口（如CAN和CAN - FD）、高达6个ADC通道、2个SPI通道、2个UART、I2C和GPIOs等，方便与外部设备进行连接和通信。同时，它还具备功能安全合规性，符合IEC 61508标准，达到SIL 3的功能安全系统设计要求，硬件完整性可达SIL - 2，通过了TUV SUD的IEC 61508 SIL 2认证，为安全关键型应用提供了可靠的保障。

（四）其他优势

芯片具备嵌入式自我监控功能，无需主机处理器参与，能够实时检测系统状态。复杂的基带架构和嵌入式干扰检测能力，提高了系统的抗干扰性能。可编程的发射路径相位旋转器则支持波束成形技术，增强了雷达的探测精度和方向性。此外，内置的LDO网络可增强PSRR，I/O支持3.3V/1.8V双电压，时钟源支持40MHz外部振荡器和时钟信号，且支持40MHz晶体连接，方便硬件设计。其0.65mm间距、161引脚、10.4mm × 10.4mm的倒装芯片BGA封装，便于装配，降低了PCB设计成本。工作结温范围为 - 40°C至125°C，可适应多种恶劣环境。

二、应用领域广泛

IWR1843可广泛应用于多个领域，如智能/自动门开启器、工业距离、速度和角度测量传感器、坦克液位探测雷达、位移传感、现场变送器、交通监测、接近传感、安全监控、工厂自动化安全防护、人员计数和运动检测等。其高度集成的特性和出色的性能，使其成为工业应用中雷达传感的理想选择。

三、详细功能剖析

（一）功能框图解读

从功能框图来看，IWR1843包含了多个子系统。其中，数字前端部分通过SPI和I2C接口进行PMIC控制，拥有数据RAM和程序RAM，以及用于启动的ROM。ADC模块负责数据采集，DCAN和CAN - FD作为主要的通信接口，支持高速数据传输。DMA模块用于数据搬运，提高系统效率。Cortex R4F作为主控制器，工作频率为200MHz，负责系统的整体控制和管理。C674x DSP则专注于雷达信号处理，具备强大的计算能力。此外，还有用于硬件在环验证的HIL模块、用于调试和测试的JTAG接口、用于记录高速ADC输出的LVDS接口等。

（二）子系统分析

1. RF和模拟子系统
   • 时钟子系统：该子系统基于40MHz晶体输入，通过内置的振荡器电路、净化PLL和RF合成器电路，生成76 - 81GHz的信号。RF合成器的输出经过X4乘法器处理，得到所需频率的信号，并通过定时引擎模块进行调制，生成有效的传感器波形。净化PLL还为系统唤醒后的主机处理器提供参考时钟，同时具备检测晶体存在和监控时钟质量的功能。
   • 发射子系统：由三个并行发射链组成，每个链具有独立的相位和幅度控制。三个发射器可同时工作，且Tx通道配备了可编程的移相器，可在每个线性调频周期进行编程。每个发射链在PCB天线端口的最大输出功率为12dBm，还支持可编程的回退功能，以优化系统性能。
   • 接收子系统：包含四个并行通道，每个通道由LNA、混频器、IF滤波、ADC转换和抽取等模块组成。所有四个接收通道可同时工作，并且每个通道都有单独的掉电选项，以优化系统功耗。与传统的实值接收器不同，IWR1843支持复基带架构，采用正交混频器和双IF及ADC链，为每个接收器通道提供复I和Q输出，适用于快速线性调频系统。带通IF链的下限截止频率可配置在175kHz以上，支持高达10MHz的带宽。
2. 处理器子系统
   • DSP子系统：包含TI的高性能C674x DSP、硬件加速器、高带宽互连（128位，200MHz）以及相关外设，如四个用于数据传输的DMA、用于测量数据输出的LVDS接口、L3雷达数据立方体内存、ADC缓冲区、CRC引擎和数据握手内存等。
   • 主系统：以Cortex - R4F处理器为核心，负责控制所有设备外设和设备的日常管理活动。它包含相关的外设和管理组件，如DMA、CRC和各种接口（I2C、UART、SPIs、CAN、PMIC时钟模块、PWM等），通过外设中央资源（PCR）互连与主互连相连。
3. 主机接口 IWR1843通过SPI、UART或CAN - FD接口与主机雷达处理器进行通信。具体包括提供给主机处理器的参考时钟、用于主机控制的4端口标准SPI（外设模式）、用于设备唤醒的低电平有效复位信号、用于指示毫米波传感器需要主机接口的主机中断信号以及用于通知主机无线电控制器检测到故障的错误信号。

（三）其他子系统

1. ADC通道：IWR1843为用户应用提供了ADC服务，内部的GPADC引擎可用于测量多达六个外部电压。ADC由BIST子系统内运行的TI固件控制，用户可通过“监控API”调用访问ADC，该API可与运行在MSS R4F上的用户应用程序关联。BIST子系统固件会在内部安排这些测量与其他RF和模拟监控操作一起进行，API允许配置建立时间和连续采样次数，在每个帧结束时，将报告每个监控电压的最小值、最大值和平均值。GPADC的规格为625 Ksps SAR ADC，输入范围为0 - 1.8V，分辨率为10位，部分输入可选内部缓冲器。
2. 监测与诊断机制：为确保系统的可靠性和安全性，IWR1843具备多种监测和诊断机制，包括硬件逻辑BIST（LBIST）引擎、内存BIST（PBIST）引擎、ECC诊断、时钟监测、看门狗定时器、MPU（内存保护单元）、CRC（循环冗余校验）等。这些机制可对CPU、内存、时钟、外设等进行全面的监测和诊断，及时发现并处理故障。例如，LBIST可对MSS R4F CPU核心和Vectored Interrupt Module（VIM）进行晶体管级别的自我测试，PBIST可对MSS R4F TCM和外设SRAM进行高覆盖率的测试，ECC诊断可对内存数据进行单错误纠正和双错误检测，时钟监测可确保时钟信号的稳定性，看门狗定时器可防止系统死机，MPU可实现软件任务在设备内存中的空间隔离，CRC可用于数据传输的错误检测等。

四、电气参数详解

（一）绝对最大额定值

在使用IWR1843时，需要注意其绝对最大额定值。例如，1.2V数字电源（VDDIN）、1.2V内部SRAM电源（VIN_SRAM）和1.2V SRAM阵列背偏置电源（VNWA）的电压范围为 - 0.5V至1.4V；I/O电源（VIOIN）可选择3.3V或1.8V，范围为 - 0.5V至3.8V；1.8V的各种电源（如VIOIN_18、VIN_18CLK、VIOIN_18DIFF、VIN_18BB、VIN_18VCO）范围为 - 0.5V至2V；1.3V模拟和RF电源（VIN_13RF1和VIN_13RF2）在正常模式下范围为 - 0.5V至1.45V，在1V内部LDO旁路模式下为 - 0.5V至1.4V；RF输入和输出的外部施加功率最大为10dBm；输入和输出电压范围在不同情况下有相应的限制；最大工作结温为105°C，存储温度范围为 - 55°C至150°C。超过这些额定值可能会对设备造成永久性损坏。

（二）ESD ratings

IWR1843的ESD额定值方面，人体模型（HBM）为±1000V，带电设备模型（CDM）为±250V。在使用和处理该芯片时，需要采取适当的防静电措施，以防止ESD对芯片造成损坏，因为ESD损坏可能导致芯片性能下降甚至完全失效。

（三）电源参数

1. 电源轨特性：IWR1843的外部电源块提供四个电源轨。1.8V电源轨为合成器、APLL VCO、晶体振荡器、IF放大器级、ADC和LVDS等模块供电；1.3V（或1V内部LDO旁路模式）电源轨为功率放大器、低噪声放大器、混频器和LO分配器等供电；3.3V（或1.8V用于1.8V I/O模式）电源轨为数字I/O供电；1.2V电源轨为核心数字电路和SRAM供电。需要注意的是，三个发射器同时工作仅在1V LDO旁路和PA LDO禁用模式下支持，此时需在VOUT_PA引脚提供1V电源。
2. 纹波规格：为了满足在RX端目标杂散电平为 - 105dBc（RF Pin = - 15dBm）的要求，对1.3V（1.0V）和1.8V电源的纹波有相应的规格要求。不同频率下的纹波规格不同，例如在137.5kHz时，1.0V内部LDO旁路模式的纹波要求为7µV RMS，1.3V电源的纹波要求为648µV RMS，1.8V VCO/IF电源的纹波要求为83µV RMS。纹波和杂散电平呈dB到dB的关系，电源纹波增加会导致杂散电平相应增加。
3. 功耗总结：在功率端子的最大电流额定值方面，1.2V电源轨驱动的所有节点的总电流最大为1000mA，1.3V或1.0V电源轨驱动的所有节点（2TX，4RX同时工作）的总电流最大为2000mA，1.8V电源轨驱动的所有节点的总电流最大为850mA，3.3V电源轨驱动的所有节点的总电流最大为50mA。在平均功耗方面，不同工作模式和条件下的功耗不同，例如在25%占空比下，1TX，4RX的平均功耗为1.29W，而在50%占空比下，3TX，4RX的平均功耗为2.08W。

（四）RF规格

在RF规格方面，接收器的噪声系数在76 - 77GHz为14dB，77 - 81GHz为15dB；1dB压缩点（带外，在10kHz处测量）为 - 8dBm；最大增益为48dB，增益范围为24dB，增益步长为2dB；镜像抑制比（IMRR）为30dB；IF带宽为10MHz；ADC采样率（实值/复数2x）为25Msps，复数1x为12.5Msps，分辨率为12位；回波损耗（S11）小于 - 10dB；增益和相位失配在温度变化时的变化范围分别为±0.5dB和±3°；带内和带外IIP2也有相应的指标。发射器的输出功率为12dBm，幅度噪声为 - 145dBc/Hz。时钟子系统的频率范围为76 - 81GHz，斜坡速率为100MHz/µs，在1MHz偏移处的相位噪声在76 - 77GHz为 - 95dBc/Hz，77 - 81GHz为 - 93dBc/Hz。

（五）CPU规格

文档中虽然未给出DSP子系统（C674家族）和主系统（R4F家族）的具体时钟速度、各级内存大小等CPU规格参数，但这些参数对于评估芯片的处理能力和性能至关重要。在实际应用中，工程师需要根据具体需求和芯片的其他特性来综合考虑这些因素。

（六）热阻特性

对于FCBGA封装[ABL0161]，该芯片的热阻特性包括结到壳（RΘJC）为4.2°C/W，结到板（RΘJB）为5.7°C/W，结到自由空气（RΘJA）为20.9°C/W，结到流动空气（RΘJMA）为14.5°C/W（空气流速为1m/s），结到封装顶部（Psi JT）为0.38，结到板（Psi JB）为5.6。这些热阻参数对于芯片的散热设计和热管理非常重要，工程师需要根据实际应用场景合理设计散热方案，确保芯片在正常工作温度范围内运行。

（七）时序和开关特性

1. 电源时序和复位时序：IWR1843要求所有外部电压轨和SOP线在复位信号释放之前保持稳定。在使用晶体时，MCU_CLK_OUT在自主模式下（IWR1843应用从串行闪存启动）默认情况下设备引导加载程序不会启用该信号。从设备唤醒序列来看，需要确保SOP线的建立时间和DC保持时间，以及DC电源的稳定性，在nRESET释放后，系统开始读取QSPI并启动。
2. 输入时钟和振荡器：芯片需要外部时钟源（如40MHz晶体）进行初始启动和作为内部APLL的参考。在使用晶体时，需要合理选择负载电容Cf1和Cf2，使其满足公式 (C{L}=C{f 1} × frac{C{f 2}}{C{f 1}+C{f 2}}+C{P})，并且所有用于实现振荡器电路的分立组件应尽可能靠近相关的振荡器CLKP和CLKM引脚放置。晶体的电气特性要求包括平行谐振频率为40MHz，负载电容为5 - 12pF，ESR最大为50Ω，工作温度范围为 - 40°C至105°C，频率容差为 - 200至200ppm，驱动电平为50 - 200µW。当使用外部时钟时，信号仅馈送到CLKP引脚，CLKM接地，并且对外部时钟的相位噪声有严格要求，如在1kHz、10kHz、100kHz和1MHz偏移处的相位噪声分别为 - 132dBc/Hz、 - 143dBc/Hz、 - 152dBc/Hz和 - 153dBc/Hz。
3. SPI接口：SPI使用TI的MibSPI协议，是一种高速同步串行输入/输出端口，具有16位移位寄存器、接收缓冲寄存器、8位波特时钟发生器等特点。SPICLK可以内部生成（控制器模式）或从外部时钟源接收（外设模式），每个传输的字可以有独特的格式，未用于通信的SPI I/O可以用作数字输入/输出信号。在MibSPI传输和接收RAM组织方面，多缓冲RAM由256个缓冲区组成，每个条目包含16位传输字段、16位接收字段、16位控制字段和16位状态字段，并且可以划分为多个具有可变数量缓冲区的传输组。不同模式下（如控制器模式和外设模式）的SPI时序和开关特性有详细的参数要求，如在控制器模式下，SPICLK的周期时间、高低脉冲持续时间、数据有效时间、CS建立和保持时间等都有具体的范围和计算公式。
4. LVDS接口：IWR1843支持的LVDS通道配置包括两个数据通道（LVDS_TXP/M）、一个位时钟通道（LVDS_CLKP/M）和一个帧时钟通道（LVDS_FRCLKP/M），主要用于调试。该接口支持多种数据速率，如900Mbps（450MHz DDR时钟）、600Mbps（300MHz DDR时钟）等。LVDS接口