深度解析CDCM61001：高性能低抖动时钟发生器的卓越之选

在电子工程师的日常工作中，时钟发生器至关重要，它为各种电子系统提供稳定、精确的时钟信号。今天，我们要深入探讨一款来自德州仪器（TI）的高性能低抖动时钟发生器——CDCM61001，看看它有哪些独特之处，能为我们的设计带来怎样的便利。

文件下载：cdcm61001.pdf

一、CDCM61001概述

CDCM61001是一款高度通用、低抖动的频率合成器，专为满足各种有线和数据通信应用中的低抖动时钟输出需求而设计。它可以从低频晶体或LVCMOS输入产生低抖动时钟输出，输出类型可在低电压正发射极耦合逻辑（LVPECL）、低电压差分信号（LVDS）或低电压互补金属氧化物半导体（LVCMOS）之间进行选择。这款器件采用小巧的32引脚、5mm×5mm QFN封装，非常适合对空间要求较高的应用。

二、主要特性

输入特性

• 参考输入：支持单晶体/LVCMOS参考输入，输入频率范围为21.875 MHz至28.47 MHz，常见的输入频率包括24.8832 MHz、25 MHz和26.5625 MHz等。
• 内部VCO：片上VCO的工作频率范围为1.75 GHz至2.05 GHz，为时钟信号的产生提供了稳定的高频源。

输出特性

• 输出类型多样：提供1x输出，可通过引脚选择LVPECL、LVDS或2-LVCMOS输出，工作电压为3.3 V，同时还提供LVCMOS旁路输出。
• 输出频率可选：输出分频器可选择1、2、3、4、6、8分频，支持多种常见的输出频率，范围从43.75 MHz至683.264 MHz。
• 低抖动性能：高性能PLL核心确保了低抖动输出，例如625-MHz LVPECL输出的相位噪声典型值为–146 dBc/Hz（5-MHz偏移），随机抖动典型值为0.509 ps RMS（10 kHz至20 MHz）。
• 输出占空比校正：输出占空比校正为50%（± 5%），保证了输出信号的对称性。

其他特性

• 易于编程：通过控制引脚进行分频器编程，包括预分频器/反馈分频器（2个引脚）、输出分频器（3个引脚）和输出选择（2个引脚）。
• 控制引脚丰富：提供芯片使能和设备复位控制引脚，方便对设备进行控制和管理。
• 宽温度范围：支持工业温度范围（–40°C至 +85°C），适用于各种恶劣的工作环境。
• ESD保护：ESD保护超过2 kV（HBM），提高了设备的可靠性和稳定性。

三、应用场景

高端数据通信

CDCM61001的低抖动性能使其成为高端数据通信应用的理想选择，如SONET、以太网、光纤通道、串行ATA和HDTV等系统，能够为这些系统提供稳定、精确的时钟信号，确保数据传输的准确性和可靠性。

高频晶体振荡器替代

在一些对成本敏感的应用中，CDCM61001可以作为一种经济高效的高频晶体振荡器替代品，实现相同的功能，同时降低成本。

四、内部结构与工作原理

PLL结构

CDCM61001内部包含一个片上PLL，由晶体输入接口、相位频率检测器（PFD）、电荷泵、片上环路滤波器、预分频器和反馈分频器等组成。PLL通过将VCO的输出信号与参考输入信号进行比较和调整，使VCO的输出频率和相位与参考输入信号保持同步。

晶体输入接口

推荐输入晶体采用基模振荡模式和并联谐振电路。晶体负载电容对于确保晶体在预期参数内振荡至关重要，CDCM61001采用Colpitts振荡器电路，晶体的一个引脚连接到XIN引脚，另一个引脚接地。在设计时，需要考虑所有电容源，以计算出离散电容组件的正确值。

相位频率检测器（PFD）

PFD接收输入接口和反馈分频器的输入信号，并根据两个输入信号之间的相位和频率差异产生输出信号。PFD输入的允许频率范围为21.875 MHz至28.47 MHz。

电荷泵（CP）

电荷泵由PFD控制，根据PFD的输出信号对片上环路滤波器的积分部分进行充电或放电。积分和滤波后的电荷泵电流被转换为电压，通过片上环路滤波器驱动内部VCO的控制电压节点。电荷泵电流预设为224 μA，不可更改。

片上PLL环路滤波器

片上有源环路滤波器的拓扑结构对应于400 kHz的PLL带宽，适用于PFD频率范围为21.875 MHz至28.47 MHz和电荷泵电流为224 μA的情况。

预分频器和反馈分频器

VCO的输出信号先经过预分频器，再经过反馈分频器。预分频器和反馈分频器根据控制引脚的设置进行同步设置，以确保VCO频率和PFD频率在指定范围内。

片上VCO

片上VCO是基于LC振荡器的低相位噪声VCO，工作频率范围为1.75 GHz至2.05 GHz。VCO需要进行校准以确保在有效设备工作条件下正常运行。在设备上电后的首次初始化或通过RSTN引脚进行设备复位后，会在16,384 × 参考输入时钟周期后启动VCO校准序列，校准时间约为20 μs。

输出分频器和输出缓冲器

输出分频器接收预分频器的输出信号，并根据控制引脚的设置进行分频。输出缓冲器可以设置为LVPECL、LVDS或2x LVCMOS输出类型，OSC_OUT是一个LVCMOS输出，可用于监测输入晶体的负载情况，以确保晶体频率的准确性。

五、配置与使用

常见配置

文档中提供了常见配置表（Table 2），列出了不同输入频率、预分频器、反馈分频器、VCO频率、输出分频器和输出频率的组合，适用于各种常见的应用场景，如GigE、HDTV、SATA等。

通用配置

通用配置表（Table 3）给出了不同输入频率范围下的各种配置参数，工程师可以根据实际需求进行选择和调整。

控制引脚设置

通过设置控制引脚（PR0、PR1、OD0、OD1、OD2、OS1、OS0、CE、RSTN），可以对预分频器、反馈分频器、输出分频器、输出类型、芯片使能和设备复位等进行控制。具体的设置方法和对应功能在文档的相关表格（Table 4 - Table 8）中有详细说明。

六、应用注意事项

启动时间估计

CDCM61001的启动时间可以根据参考时钟周期、电源上升时间、参考启动时间、延迟时间、VCO校准时间和PLL锁定时间等参数进行估计。文档中提供了详细的计算公式和时间依赖关系图（Figure 18），帮助工程师准确预测设备的启动时间。

功率考虑

由于CDCM61001有多种可能的配置，文档中提供了估计的块功率消耗表（Table 11），帮助工程师计算不同配置下的电流消耗和功率消耗。在实际设计中，需要根据具体的应用场景和配置要求，合理选择器件和进行功率管理。

热管理

CDCM61001的功率消耗可能较高，需要注意热管理。为了确保设备的可靠性和性能，建议将芯片温度限制在+125°C以内。设备封装有一个暴露的焊盘，提供了主要的散热路径，需要在PCB上设计包含多个过孔到接地层的热焊盘图案，并将暴露的焊盘焊接到PCB上，以确保良好的散热效果。

电源滤波

基于PLL的频率合成器对电源噪声非常敏感，电源噪声会显著增加PLL的抖动。因此，需要使用滤波电容和旁路电容来降低电源噪声。滤波电容用于消除低频噪声，旁路电容为高频噪声提供低阻抗路径，并防止电源系统受到感应波动的影响。建议在每个电源引脚附近添加高频旁路电容，并使用短回路布局以减少电感。此外，在模拟电源线路和输出/输入电源线路之间插入铁氧体磁珠，以隔离设备输入和输出产生的高频开关噪声。

输出端接

根据不同的输出类型（LVPECL、LVDS、LVCMOS），需要采用不同的端接方法来确保信号的完整性。对于LVPECL输出，需要进行适当的偏置和端接；对于LVDS输出，需要在接收器端使用100 Ω的端接电阻；对于LVCMOS输出，通常采用串联端接技术，串联电阻的阻值应根据驱动器阻抗和传输线阻抗进行选择。

七、总结

CDCM61001是一款功能强大、性能卓越的低抖动时钟发生器，具有多种输入输出特性、易于编程、宽温度范围和ESD保护等优点，适用于各种高端数据通信和成本敏感的应用场景。在使用过程中，工程师需要根据具体的应用需求进行合理的配置和设计，并注意启动时间估计、功率考虑、热管理、电源滤波和输出端接等问题，以确保设备的正常工作和性能优化。你在使用时钟发生器的过程中遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。