它是由常用的电路结构所决定的,低电平时电路往往有较高电平时更低的环路阻抗,而低阻抗则意味着抗干扰能力更强。
结合实际讲一个有用的例子来加深印象:
有的同学可能已经学习了这样的一条PCB布线规则-----在条件许可的情况下,高电平有效线要尽量缩短,低电平有效的线则尽量延长----这一条规则的存在基础就是基于低电平时环路阻抗比较低,抗干扰能力比较强才起来的。
如OC或OD电路要控制一个电平就是通过它这个开关的通断来实现的。
有在上拉电阻的情况下,开关接通,得低电平;开关切断,得高电平。这样,为了防止电路失控的情况下仍然是有效电平,那么当然是低电平有效才更“保险”了。结构上,象OC电路那样,由于集电极更难击穿,所以,也更不容易损坏。
对于其它图腾柱输出的电路,虽然0和1都有同样的风险,但应用中还是有人愿意加一个上拉电阻,以取得类似OC或OD输出的效果。至于为什么不采用下拉电阻而用上拉电阻,大家也可以分析一下。
另一个方面是OC或OD输出的电路,使用上拉电阻后具有节能的效果。因为关断后它是具有获得高电平时的电流几乎为0。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
单片机
+关注
关注
6078文章
45628浏览量
675434 -
低电平
+关注
关注
1文章
238浏览量
14051
原文标题:为什么单片机管脚设计成低电平才有效?
文章出处:【微信号:mcu168,微信公众号:硬件攻城狮】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
为什么单片机有些管脚要设计成低电平有效?
它是由常用的电路结构所决定的,低电平时电路往往有较高电平时更低的环路阻抗,而低阻抗则意味着抗干扰能力更强。结合实际讲一个有用的例子来加深印象.我们有的同学可能已经学习了这样的一条PCB布线
发表于 08-30 09:36
为什么单片机有些管脚要设计成低电平有效?
我们有的同学可能已经学习了这样的一条PCB布线规则-----在条件许可的情况下,高电平有效线要尽量缩短,低电平有效的线则尽量延长----这一条规则的存在基础就是基于低电平时环路阻抗比较低,抗干扰能力
发表于 11-07 10:21
单片机高低电平问题
就输出高电平(供电3.7V时,大概Q1集电极是2.3V左右,51的单片机也是认定为高电平的)给单片机的12引脚,电路就会发出报警。这个程序应该很好编,就是判断第12脚的
发表于 05-03 01:05
单片机的管脚为什么要设计成低电平电路呢
它是由常用的电路结构所决定的,低电平时电路往往有较高电平时更低的环路阻抗,而低阻抗则意味着抗干扰能力更强。结合实际讲一个有用的例子来加深印象:我们有的同学可能已经学习了这样的一条PCB布线
发表于 01-14 07:17
单片机IO口低电平不为0V
,高电平正常,低电平都是0.7V左右。原因分析:出现这样的问题让我有点怀疑人生,在网络上一直没有查到答案。我一度以为是LPC1778这种片子使用了三极管而非MOS管作为IO输出电路。第二天请教了一个同事后,帮我细看了一下图纸,发
发表于 12-04 10:51
•6次下载
电子设计(4)高电平、低电平复位电路
初学51单片机,可能不太理解复位电路,复位电路有高电平和低电平两种,C51是高电平复位,现在一般的MCU都是低电平复位。
发表于 12-08 11:51
•15次下载
为什么单片机管脚设计成低电平才有效
它是由常用的电路结构所决定的,低电平时电路往往有较高电平时更低的环路阻抗,而低阻抗则意味着抗干扰能力更强。结合实际讲一个有用的例子来加深印象:我们有的同学可能已经学习了这样的一条PCB布线
发表于 01-14 14:44
•2次下载
单片机中的外部中断低电平触发和下降沿触发有什么区别
单片机中的外部中断低电平触发和下降沿触发有什么区别 外部中断是单片机中的一种功能,在特定条件下,外部信号的变化可以引发中断,从而改变程序的执行流程。外部中断可以通过不同的触发方式来激活,包括
单片机引脚悬空是什么电平
,其电平状态通常有两种可能:高电平或低电平。具体取决于单片机的内部结构和外部环境因素。 1.1 内部结构因素 单片机的I/O引脚内部结构通常
单片机管脚设计成低电平的原因是什么?
评论