基于PLD和嵌入式存储器实现W-CDMA调制解调器的设计

绪论

从用户数量和将要支持的服务种类来看，社会对先进的信息服务里，高速Internet接入被认为是理所当然的，语声和低速率数据业务不足以满足用户的要求。支持大量开支带宽的多媒体业务的需求，是用户向蜂窝系统和网络提出的新的挑战。因此，在被称IMT-2000的动议的推动下，国际电信联盟（ITU）提出了几个能够满足这些要求的标准。

很多第三代（3G）无线标准是基于宽待码分多址（W-CDMA）技术的。W-CDMA笼罩了四处散布的用户信号。这些各自具有独特序列的用户信号生成了发射波形。汇集接收到的波形又可以重构原始的数据。这些操作必须实时进行，因而，要求专用的硬件设备。另外，象多用户检测/干扰消除系统和时空适应系统这样的先进功能也要求非常高的吞吐量。多用户检测/干扰消除系统追踪多个用户并消除峰窝内部的干扰，而时空适应系统则由开发空间分集的多个天线构成。

这些速度要求使用普通DSP处理器的可能性，因为普通DSP通常不能满足上述性能要求。因为ASIC在灵活性上受到限制，使用全定制的器件同样是不理想的。人们在最佳实现方式上的意见不一致性同利用硬件提高速度的要求，使人们想到基于可编程硬件的开发平中是最好的。另外，很多W-CDMA接收机模块要求复杂的算法，而这些算法可以在软件中有效地实现，因为，它们本质上是串行的。搜索、多径追踪和指针分配都是这些算法的例子。这些要求使人们想起接收机系统的理想的硬件实现方案是可编程逻辑和微处理器的结合。

在向日益增高的集成度发展的过程中，可编程逻辑器件（PLD）已经将逻辑电路和嵌入式存储器合并了起来，并且最近又合并了微处理器。更高的集成度带来了一些众所周知的优势，但是，3G基础设备制造商特别感兴趣的内容是更高的性能（由于片内或者片外延迟的消除），更小的电路板面积和更低的功耗。可编程逻辑和微处理器结合在同一个器件中，进一步地允许设计者非常容易地探索哪些功能用软件实现最好，哪些功能用硬件实现最好。

数字解调器

第三代无线设备制造商正试图提供各种各样的功能集合和性能水平，从而将其产品区分为不同的档次。它们将通过改变W-CDMA调制解调器（modem）的接收机部分的设计来达到这个目的。很明显，接收机中最复杂、关键的部分是数字解调。数字解调器负责接收消息信号，而这些消息信号经过无线信道传输已经产生了失真。因此，数字解调器的实现决定着无线接收机的性能。

图中显示了用于W-CDMA系统的一个典型的数字解调器结构方框图。接收机（未画出）的射频（RF）前端将输入信号向下变频到中频（IF）信号。IF信号经过量化后传送到信道提取电路，信道提取电路从中将感性越的带宽提取出来。码片速率为3.84Mbps的宽带信号在收缩器模块中收缩带宽，转换为一个码片速率最高为2Mbps的窄带信号。多径估计电路是用来同步接收机和发射机的。为了增加系统容量，可以使用联合检测和抵消方案来去除相对于给定用户起噪声作用的信号。多径合并器将收缩器可以追踪到的多个路径上的时延信号合并起来。然后，再对多径合并器的输出解交识，并利用维特比译码器或者Turbo译码器进行译码。包括信道提取电路，多径估计电路/收缩器，多用户检测电路和译码器在内的四个解调器模块尤其重要，因为它们提供解调器的信心功能。本文的其余部分将集中讨论这四个模块。

信道提取电路

来自天线的信号首先由RF链处理，RF链将信号降频为IF信号。然后，宽带的ADC电路对信号进行量化处理。在信道提取电路中，使用数字降频技术将感性趣的频带提取出来。典型的降频过程包含一些FIR（有限冲激响应）滤波器和一个数控振荡器（NCO）。对可编程逻辑用户来说，这两种功能模块都已经是作为用户可配置的知识产权（IP）内核存在的。

相对于专用标准产品（ASSP）的用户，PLD用户的一个优势的精确定义滤波器系数个数的灵活性，籍此可以更加有力地控制信道之间的干扰。PLD用户还可以在信道提取电路中定义多速率参数，从而在解调器结构的其他部分获得更高的灵活性。

多径估计电路和收缩器

为了收缩用户的宽带信号，接收机需要使自己的伪随机码与发射机保持同步。另外，为了适应多径环境，还需要估计不同路径上的延迟（相位）。多径估计电路和收缩器完成这个操作，称为捕获和追踪。实现捕获的方案有多种。例如，在二次判决方法中，接收到的码字和本地产生的识字偏移一个码片的部分长度，然后，在一个预先定义好的周期内做相关运算，判断两个序列是否同相。如果同相，就在更长的时间周期内检查，确保这确实是正确的相位位置。否则，本地的码辽跳到下一个相位位置，再重复上述过程。在上述过程的重复性给定的情况下，它的控制部分可以由嵌入式处理器以软件的形式有效地实现。相关器件的形式有效地实现。相关器则可以在逻辑部分实现，并与执行控制程序的处理器协同工作。如果上述两个部分都在同一个器件中实现（就象用一个包含嵌入式处理器的PLD实现那样），与使用分立器件处理器的实现方案相比，其延迟将是最小的。

为了追踪接收到的码字，一旦捕获了它，就使用一个“提前-滞后”控制器件。在这个方案中，内部产生的伪随机码的超前的复制品C（t+Δ）和滞后的复制品C（t-Δ）与接收到的码字分别做相关运算。用两个输出相加的结果获得控制本地码生成器的电压。采用这种方式，内部生成的伪随机码就会紧紧跟踪接收到的码字。

多用户检测电路

W-CDMA系统的容量是干扰受限的，也就是说，每个用户的行动相当于其他用户的干扰。系统对干扰的抵抗能力越强，它可以服务的用户就越多。多用户检测（MUD）技术追踪多个用户，并从每个用户的信号中去掉其他用户的信号，从而减少多址接入干扰，增加系统的容量。在学术界，MUD方案是一个活跃的讨论话量，因为MUD是一个硬件集中的处理过程，它要求大量的算是，使得一个高效的实现方案成为一个挑战。

大多数MUD方案包括追踪多个用户的多个路径，估计它们的信号强度，并且在一个用户的信号从其他用户的信号中去除之前再生这些信号。在生成干扰信号的过程中，可能会用到矩阵求逆，这是一个耗费处理能力并且难于实时实现的过程。通过DSP的并行处理能力有限，不能满足这些要求。然而，可编程逻辑可以满足它们。例如，一个用PLD实现的快速傅里叶变换（FFT）可以实现实时的矩阵求逆，并且，现有的IP内核恰好可供PLD用户实现这一功能。

为了进一步增强系统的能力，一种有前途的方法是自适应天线技术。这种技术调整环境的空间分集，从而充分利用目标用户和干扰用户的空间轮廊（信号能量在空间中的分布）来改善接收效果。这项技术包含了一个波束，这个波束在目标用户的方向上有最大的增益，而在干扰用户的方向上增益为零。使用这种技术时，在解码之前，想要的信号得到了放大，而干扰信号却遭到衰减。

正如其名称暗示的那样，自适应天线技术使用了一个使天线自身与经常变化的用户环境和位置谐调的方案。它包含了一个反馈环路，与经常变化的用户环境和位置谐调的方案。它包含了一个反馈环境，在这个环路里面，各个天线单元的加权因子不断地调整，从而达珐最优的信号检测（例如，使差错函数的均方值最小的最陡峭的下降方法）。已知加权因子的刷新频率与符号速率接近，而且其运算又非常复杂，因此，软件方法比硬件方法更适于实现这一过程。对天线信号的加权和收缩的操作（在多个码片速率上进行）可以用逻辑电路实现，而对加权因子的赋值则可以由运行在嵌入式处理器中的软件来完成。

Turbo译码器

Turbo码是一种基于卷积码的迭代译码方案，这种方案对数据进行两次编码。首先，一个递归的卷积编码器对数据进行编码。然后，第二个递归的卷积编码器对交织后的数据进行编码（交织是以伪随机的形式重新排列数据比特块的过程）。现在，Turbo码以其相对较大的编码增益以及合理的计算复杂度受到了广泛的注意。与其他方法（也就是卷积码和Reed-Solomon码）相比，Turbo码更新近理论上通过噪声信道传输的最大信息率的仙农（Shannon）界。

Turbo译码器有两个单独的译码器和一个交织/解交识器组成。在译码过程中，从来自一个编码器在译码过程中，从来自一个编码器的数据解码得到了修正值可以用来辅助解码来自另一个编码数的数据。在使用修正值修改输出之前，译码器多次交换和改进修正值。W-CDMA标准规定的Turbo编/译码方案非常复杂。其内部的译码器通常是以软输入/软输出的维持比译码器或者MAP译码器为基础的，它些译码器必须并行执行很多操作，以达到要示诉2Mbps数据速率。按照W-CDMA标准的规定，交织器以素数序列为基础，并且，它可以对所有可能的大小不同的数据块进行交织，因此交织器的实现也是非常复杂的。

正如解调器的其他部分那样，Turbo译码器的复杂度以及W-CDMA标准对它的性参要求排除了使用DSP实现的可能性。然而，可编程逻辑可以满足2Mbps的规范，并且现有的用于可编程逻辑的Turbo编/译码器的IP设计在很多应用中甚至可以达到更高的数据速率。

结论

基于3GW-CDMA的标准具有将无线通信发展到下一个更高层次的潜力。在这个层次上，对大众用户来说，高速数据业务和多媒体业务都将成为现实。为了实现这个目标，需要发展装备了多用户检测和自适应天线等先进技术的系统。先进的系统所需求的灵活且同时具有正确的功能的开发平台是一个关键，综合可编程逻辑功能和嵌入式处理器功能的实现平台就是这样的平台之一。当前，很多第三代设备开发商正在使用PLD开发其系统的原型机。由于具有嵌入式处理器的PLD不但在集成度、灵活性和产品面市时间等方面具有优势，而且，还提供以原来1/10的成本转向掩模编程型号的选择，越来越多的3G产品将通过使用最新的可编程逻辑而大受裨益。

责任编辑：gt