汽车级FPD-Link II串行器和解串器芯片组DS90URxxx-Q1技术解析

作为电子工程师，在设计工作中，我们常常会遇到需要高效传输数据的场景，尤其是在汽车电子领域。今天就来和大家深入探讨一下德州仪器（TI）的DS90URxxx - Q1芯片组，它是一款专为汽车应用设计的5MHz至43MHz直流平衡24位FPD - Link II串行器和解串器芯片组，能为我们的设计带来诸多便利。

文件下载：ds90ur241-q1.pdf

芯片组特性与优势

功能特性概述

DS90URxxx - Q1芯片组支持18位色深的显示器，可将24位并行总线转换为带有嵌入式时钟信息的全透明数据/控制FPD - Link II LVDS串行流。这种单串行流设计消除了并行数据和时钟路径之间的偏斜问题，简化了24位总线在PCB走线和电缆上的传输。同时，它还能缩小数据路径，降低系统成本，减少PCB层数、电缆宽度以及连接器尺寸和引脚数量。

关键参数亮点

• 像素时钟范围：像素时钟范围为5MHz至43MHz，能满足多种不同的应用需求。
• 汽车级认证：该芯片组是汽车级产品，通过了AEC - Q100 2级认证，具备高可靠性和稳定性，可适应汽车环境的严苛要求。
• 接口压缩比：拥有24:1的接口压缩比，有效提高了数据传输效率，并通过DC平衡的嵌入式时钟支持交流耦合数据传输，增强信号传输的稳定性。
• 传输距离：能够驱动长达10米屏蔽双绞线电缆，适合长距离数据传输。
• ESD防护：满足ISO 10605 ESD标准要求，HBM ESD结构大于8kV，具备良好的静电防护能力。
• 其他特性支持：还支持热插拔、EMI降低等功能，解串器无需参考时钟，并且具备内置自测试（BIST )功能，可验证LVDS传输路径。

芯片引脚配置与功能

串行器引脚功能详解

DS90UR241串行器采用PFB封装，其引脚功能丰富多样。LVCMOS并行接口引脚用于数据和时钟输入；控制和配置引脚可对数据使能状态、预加重电平、随机化控制等进行设置；LVDS串行接口引脚则用于输出LVDS信号；还有电源和接地引脚为芯片提供稳定的电源供应。例如，DEN引脚可控制LVDS驱动器输出的启用和禁用状态，PRE引脚可通过连接外部电阻来设置预加重电平，以增强信号传输质量。

解串器引脚功能详解

DS90UR124解串器采用PAG封装同样具备多种功能引脚。LVCMOS并行接口引脚用于输出并行数据和时钟；控制和配置引脚可对接收器PLL锁定状态、渐进开启操作模式等进行控制；BIST模式引脚用于支持内置自测试功能；电源和接地引脚为芯片提供稳定的电源供应。例如，LOCK引脚可指示接收器PLL是否锁定，PTOSEL引脚可选择渐进开启操作模式以减少EMI干扰。

芯片电气特性与规格

绝对最大额定值

在使用芯片时，我们需要关注其绝对最大额定值，以避免芯片因超出承受范围而损坏DS90URxxx - Q1芯片组的电源电压、LVCMOS输入和输电压、LVDS接收器输入和输出电压等都有明确的最大额定值限制。同时，芯片的结温、引脚焊接温度以及存储温度也有相应的范围要求。

ESD 额定值

该芯片组具备良好ESD防护能力DS90URxxx - Q1在不同封装下，各引脚的人体模型（HBM）和带电设备模型（CDM）的ESD额定值都有明确规定，能够有效防止静电对芯片造成损害。

推荐工作条件

为了确保芯片正常工作，我们需要在推荐工作条件下使用芯片。其电源电压范围为3.0V至3.6V，工作自由空气温度范围为 - 40°C至105°C，时钟速率为5MHz至43MHz，电源噪声应控制在±100mVp.p以内。

电气特性参数

芯片的电气特性参数包括LVCMOS直流规格、LVDS直流规格、串行器和解串器的电源电流等。这些参数详细描述了芯片在不同条件下的电气性能，为我们的设计提供了重要的参考依据。例如，LVCMOS输入的高电平电压和低电平电压范围、LVDS输出的差分电压和偏移电压等参数，都直接影响着芯片的信号传输质量。

开关特性参数

串行器和解串器的开关特性参数包括LVDS信号的高低电平转换时间、数据建立和保持时间、三态延迟时间等。这些参数对于确保数据的准确传输和时序控制至关重要。例如，DIN(0:23)相对于TCLK的建立和保持时间、DOUT从高电平到三态的延迟时间等，都需要我们在设计中进行严格的考虑。

芯片工作模式与操作原理

初始化和锁定机制

在数据传输前，需要对串行器和解串器进行初始化，即同步两者的PLL。串行器先锁定输入时钟源，解串器再同步到串行器。解串器能在不依赖特殊训练模式或同步字符的情况下，锁定到串行数据流，并通过LOCK引脚指示锁定状态，确保数据完整性。

数据传输过程

串行器锁定后，数据通过DIN引脚输入，并由TCLK时钟信号控制。TRFB引脚可选择TCLK的边沿来同步数据。串行器输出的LVDS信号包含嵌入式时钟和控制位，用于数据传输和验证。解串器接收到LVDS信号后，将其转换为并行数据和时钟输出。

重同步机制

若解串器失去锁定，会自动尝试重新锁定。系统可通过监测LOCK引脚状态来判断数据的有效性。

掉电模式

串行器和解串器都支持掉电模式，通过TPWDNB和RPWDNB引脚控制。在掉电模式下，PLL停止工作，输出进入三态，以降低功耗。退出掉电模式后，需要重新初始化和锁定才能进行数据传输。

三态模式

串行器在DEN或TPWDNB引脚为低电平时进入三态，解串器在REN或RPWDNB引脚为低电平时进入三态。三态模式可有效控制信号输出状态，避免信号干扰。

预加重功能

DS90UR241具备预加重功能，可通过连接外部电阻来设置预加重电平，以补偿长距离或有损传输介质带来的信号衰减，提高信号传输质量。

AC耦合和终端匹配

芯片组支持AC耦合互连，通过在LVDS信号路径中插入外部AC耦合电容来实现。同时，需要在串行器输出和解串器输入引脚处连接终端电阻，以控制信号反射和完成电流回路。

信号质量增强

解串器支持SLEW引脚和PTOSEL引脚来增强信号质量。SLEW引脚可调节LVCMOS输出的驱动强度，PTOSEL引脚可选择渐进开启操作模式，以减少EMI干扰。

内置自测试功能

芯片组具备@SPEED - BIST测试功能，可通过BISTEN和BISTM引脚进行配置。在BIST模式下，串行器可传输内部生成的PRBS数据模式，解串器可验证数据模式并报告错误状态。

向后兼容模式

RAOFF引脚可使芯片组与DS90C241和DS90C124设备实现向后兼容模式，方便系统升级和兼容性设计。

芯片应用与设计要点

应用场景分析

DS90URxxx - Q1芯片组适用于汽车中央信息显示器、汽车仪表盘显示器、汽车平视显示器以及基于远程摄像头的驾驶员辅助系统等多种汽车应用场景，能够满足这些场景对数据传输的高效性和可靠性要求。

典型应用连接示例

在典型应用中，串行器和解串器的连接需要遵循一定的设计要求。例如，LVDS输出和输入需要使用100Ω终端电阻和100nF耦合电容，电源引脚附近需要放置旁路电容以提供稳定的电源供应。同时，需要合理设置控制引脚，如TPWDNB、TRFB、RAOFF等，以确保芯片正常工作。

电源供应建议

芯片设计为使用3.3V输入核心电压供应，部分芯片为不同电路部分提供了单独的电源和接地引脚，以隔离开关噪声影响。在设计中，可通过在PCB上设置单独的电源平面和使用外部滤波器来为敏感电路（如PLL）提供干净的电源。

布局设计要点

PCB布局和电源系统设计对于芯片性能至关重要。应采用低噪声的电源馈电方式，分离高频或高电平输入输出，以减少干扰。使用薄介质层的电源/接地夹层可提高电源系统性能，同时合理选择和放置外部旁路电容也能有效降低噪声。此外，LVDS互连需要使用100Ω耦合差分对，并遵循一定的间距规则，以确保信号传输质量。

总结

DS90URxxx - Q1芯片组凭借其丰富的特性、良好的电气性能和多样的应用场景，为汽车电子领域的数据传输提供了可靠的解决方案。作为电子工程师，在使用该芯片组进行设计时，我们需要深入了解其引脚配置、电气特性、工作模式和应用要点，以确保设计的稳定性和可靠性。希望通过本文的介绍，能帮助大家更好地掌握DS90URxxx - Q1芯片组的相关知识，在实际设计中发挥其最大优势。你在使用类似芯片组的过程中遇到过哪些问题呢？欢迎在评论区留言分享。