深度解析DS90URxxx - Q1：5MHz至43MHz DC平衡24位FPD - Link II串行器和解串器芯片组

在汽车电子和显示应用领域，数据传输的高效性、稳定性和可靠性至关重要。DS90URxxx - Q1芯片组作为一款专为特定需求设计的串行器和解串器，为数据传输提供了出色的解决方案。今天，我们就来深入了解一下这款芯片组。

文件下载：ds90ur241.pdf

一、产品概述

DS90URxxx - Q1芯片组由DS90UR241串行器和DS90UR124解串器组成，它能够将24位并行总线转换为带有嵌入式时钟信息的全透明数据/控制FPD - Link II LVDS串行流。该芯片组支持18位色深的显示器，适用于汽车级应用，通过AEC - Q100 2级认证。

二、主要特性

2.1 数据处理与传输

• 接口压缩：实现24:1的接口压缩，减少了数据传输路径，降低了系统成本。通过将24位并行数据压缩为单路串行流，减少了PCB层数、电缆宽度以及连接器的尺寸和引脚数量。
• DC平衡与嵌入式时钟：采用嵌入式时钟和DC平衡技术，支持AC耦合数据传输。这种设计消除了并行数据和时钟路径之间的偏斜问题，提高了数据传输的可靠性。例如，在长距离传输中，DC平衡技术能够有效减少信号的直流偏移，确保数据的准确接收。
• 传输距离：能够驱动长达10米的屏蔽双绞线电缆，满足了许多实际应用中的长距离数据传输需求。

2.2 电气性能与兼容性

• 像素时钟范围：支持5MHz至43MHz的像素时钟，适用于多种不同分辨率和刷新率的显示应用。
• ESD防护：满足ISO 10605 ESD标准，具有大于8kV的HBM ESD结构，增强了芯片在复杂电磁环境下的可靠性。
• 热插拔支持：支持热插拔功能，方便系统的安装和维护，提高了系统的灵活性。

2.3 低功耗与EMI抑制

• 低功耗设计：通过优化电路设计和采用低功耗的LVDS信号技术，降低了系统的功耗。例如，在待机模式下，芯片的功耗显著降低，延长了设备的续航时间。
• EMI抑制：串行器接受扩频输入，在串行链路上进行数据随机化和混洗，解串器提供可调的PTO（渐进开启）LVCMOS输出，有效降低了电磁干扰。

2.4 内置测试与功能模式

• 内置自测试（BIST）：具备@Speed BIST功能，可验证LVDS传输路径，无需额外的测试设备，方便系统的生产测试和故障诊断。
• 多种功能模式：支持多种功能模式，如电源关闭模式、三态模式等，满足不同应用场景的需求。

三、详细描述

3.1 初始化与锁定机制

芯片组在数据传输前需要进行初始化，即同步串行器和解串器的PLL。当VDD达到约2.2V时，串行器的PLL开始锁定输入时钟（TCLK），解串器则通过锁定串行数据流中的嵌入式时钟来完成初始化。在这个过程中，解串器可以在不需要特殊训练模式或同步字符的情况下锁定数据流，实现真正的“即插即用”。

3.2 数据传输

数据通过TCLK输入到串行器，TRFB引脚可选择TCLK的触发沿。串行器输出（DOUT±）用于驱动点对点连接，同时传输CLK1、CLK0、DCA、DCB四个开销位。CLK1和CLK0作为嵌入式时钟位，DCB用于直流平衡控制，DCA用于验证数据完整性。

3.3 重新同步与电源管理

如果解串器失去锁定，它会自动尝试重新锁定。当嵌入式时钟边缘未被检测到时，PLL会失去锁定，解串器会进入重新锁定状态。芯片组支持电源关闭模式，通过TPWDNB和解串器的RPWDNB引脚控制。在电源关闭模式下，PLL停止工作，输出进入三态，降低了功耗。

3.4 三态与预加重

串行器在DEN或TPWDNB引脚为低电平时进入三态，解串器在REN或RPWDNB引脚为低电平时进入三态。DS90UR241具有预加重功能，通过PRE引脚和外部电阻设置预加重电平，可补偿长距离或有损传输介质的信号衰减。

3.5 AC耦合与终端匹配

芯片组支持AC耦合互连，通过在LVDS信号路径中插入外部AC耦合电容实现。接收器输入级具有内置的AC偏置网络，将内部VCM设置为+1.8V。为了控制反射和完成电流回路，需要在串行器输出和解串器输入处使用100Ω的终端电阻。

3.6 信号质量增强与BIST测试

解串器的SLEW引脚可控制LVCMOS输出的驱动强度，PTOSEL引脚可选择渐进开启模式，减少EMI。芯片组的BIST功能通过BISTEN和BISTM引脚控制，可检测数据传输中的位错误，并通过PASS引脚报告测试结果。

四、应用信息

4.1 显示应用

DS90URxxx - Q1芯片组适用于主机（图形处理器）和显示器之间的接口，支持18位色深（RGB666）和高达1280×480的显示格式。在RGB666配置中，可通过串行链路传输18个颜色位、像素时钟和3个控制位。

4.2 典型应用连接

在典型应用中，串行器的LVDS输出使用100Ω终端电阻和100nF耦合电容，旁路电容放置在电源引脚附近。系统GPO控制TPWDNB引脚，TRFB引脚设置为高电平以在TCLK的上升沿锁存数据。解串器的连接方式类似，通过RRFB引脚选择时钟触发沿，SLEW引脚控制输出驱动强度。

五、电源与布局建议

5.1 电源供应

芯片组设计为从3.3V的输入核心电压供电，部分电路提供独立的电源和接地引脚，以隔离不同电路部分的开关噪声。在某些情况下，可以使用外部滤波器为敏感电路（如PLL）提供干净的电源。

5.2 布局指南

PCB布局应提供低噪声的电源馈送，分离高频或高电平的输入和输出，以减少杂散噪声的拾取。使用薄介质（2至4密耳）的电源/接地夹层可提高电源系统性能，外部旁路电容应包括RF陶瓷和钽电解电容。LVDS互连应使用100Ω的耦合差分对，遵循S/2S/3S规则，减少过孔数量，保持走线平衡。

六、总结

DS90URxxx - Q1芯片组凭借其出色的性能和丰富的功能，为汽车电子和显示应用提供了可靠的数据传输解决方案。在实际设计中，工程师需要根据具体应用需求，合理选择芯片的工作模式和参数，同时注意电源供应和PCB布局，以充分发挥芯片的优势。大家在使用这款芯片组的过程中，有没有遇到过什么特别的问题呢？欢迎在评论区分享交流。