0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

RISC-V IDE MRS2使用笔记(二): 编译后Memory分析

Eloooly 2025-12-01 18:44 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

MounRiver Studio2支持在主菜单Project下勾选Show Memory Analysis开启内存分析功能。开启该功能后进行工程编译,无需额外配置工程属性,就可以直观地查看各个段链接后在内存空间的分配信息,以及符号的排列统计。

图片1.png

随着编译后的分析进度完成,编辑器会扩展一个分组区域打开编译结果分析视图。
图片3.png

视图上方以柱形图显示各个section节大小,以及饼图形式展现Flash和RAM的大小和使用量。

  • text为代码节,存储在Flash中
  • data为数据节。初始值在Flash,运行时在RAM
  • bss为未初始化数据节,只存储在RAM中。

对于一般程序,Flash的使用量为.text,.data节大小之和;RAM使用量为.data,.bss节大小之和。

分析视图的下方为符号表,显示符号的类型(函数或变量),名称,地址,大小等详细属性。表中默认以地址递增排序,也可以按需选择大小排序。

通过符号表,物理内存分布一目了然,此外方便工程师进行一些功能优化:

    1. 代码膨胀定位:快速识别占用空间最大的函数
    2. 库函数优化:发现大型库函数,考虑替换或优化实现
    3. 异常快速定位:通过程序计数器pc值直接定位故障函数,协助调试
    4. 缓存局部性优化:将频繁调用的函数集中放置,提高指令缓存命中率;分支预测改善:

变化和状态栏显示了同个工程与上一次编译时的符号状态和大小变化值。我们通过将例程模块简单修改后重新编译。改动后打印函数后未被调用,打印库中相关函数都没有被链接,因此代码体积减小,区域FLASH和RAM大小骤减,库函数如memset状态为removed。关联的符号变化和在表中均能直观体现。
图片4.png

内存分析下方的符号视图还提供了上下文菜单。选择某符号的行后右键,支持跳转到符号在源码中定义位置。

图片5.png

右键符号,同样支持跳转到该符号反汇编对应位置,编辑器会打开其所在编译单元中间文件(.o)的反汇编结果,供用户快速浏览处理优化后的汇编指令。

图片6.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Memory
    +关注

    关注

    1

    文章

    80

    浏览量

    30851
  • IDE
    IDE
    +关注

    关注

    0

    文章

    368

    浏览量

    49210
  • 嵌入式开发
    +关注

    关注

    18

    文章

    1169

    浏览量

    50219
  • 编译
    +关注

    关注

    0

    文章

    696

    浏览量

    35277
  • RISC-V
    +关注

    关注

    49

    文章

    2946

    浏览量

    53535
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    RT-Thread 邀您参与“开放・连接”2026玄铁 RISC-V 生态大会,携手共铸 RISC-V“芯”纪元

    上海世博桐森酒店盛大启幕。此次玄铁RISC-V生态大会将同步设置2场分论坛,与主论坛形成「1+2」的创新洞见矩阵,届时大会全天将全景呈现RISC-V在AI大模型时代
    的头像 发表于 03-22 10:05 582次阅读
    RT-Thread 邀您参与“开放・连接”2026玄铁 <b class='flag-5'>RISC-V</b> 生态大会,携手共铸 <b class='flag-5'>RISC-V</b>“芯”纪元

    RISC-V不支持 Nx吗?

    RISC-V architecture! · nrwl/nx · Discussion #27915 如果能够支持 RISC-V,那就太好了。目前我无法在我的 VisionFive2 板上
    发表于 02-04 06:27

    RISC-V,正式崛起

    编译自financialcontent全球半导体行业迎来里程碑式的变革:开源指令集架构(ISA)RISC-V已于2026年1月正式占据全球处理器市场25%的份额。这一里程碑标志着x86和Arm长期双
    的头像 发表于 01-16 15:17 860次阅读
    <b class='flag-5'>RISC-V</b>,正式崛起

    探索RISC-V在机器人领域的潜力

    的Linux系统上部署了ROS 2 Humble Hawksbill。整个过程相对顺畅,主要步骤包括: • 配置APT源,添加为RISC-V架构编译的ROS 2仓库。 • 通过ap
    发表于 12-03 14:40

    为什么RISC-V是嵌入式应用的最佳选择

    最近RISC-V基金会在社交媒体上发文,文章说物联网和嵌入式系统正在迅速发展,需要更高的计算性能、更低的功耗和人工智能。RISC-V是为未来而建的,包括超高效的MCU到高性能应用处理器,RISC-V使开发人员能够设计以下解决方案
    的头像 发表于 11-07 10:09 1816次阅读

    RISC-V 蜂鸟E203中PC指针起始地址设置搭建

    flashA上,初始地址0x00000000,risc-v的交叉编译文件烧录在了flashB上,初始地址0x00000000,但是arty A7只有一块flash,因此需要将2个文件都烧录在同一个flash下
    发表于 10-28 07:47

    RISC-V B扩展介绍及实现

    B扩展简介 RISCV B扩展指的是RISCV用于位运算加速的一个扩展指令集,目的是使用一条指令实现原本需要2-3条指令才能实现的位操作指令。具体包含内容如下: B扩展就是RISC-V一个可选
    发表于 10-21 13:01

    国产!全志T113-i 双核Cortex-A7@1.2GHz 工业开发板—RISC-V案例开发手册(上)

    本文档主要介绍T113-i处理器的RISC-V案例开发,演示RISC-V核心RTOS案例的编译与加载方法。适用开发环境如下。
    的头像 发表于 08-13 11:34 14.5w次阅读
    国产!全志T113-i 双核Cortex-A7@1.2GHz 工业开发板—<b class='flag-5'>RISC-V</b>案例开发手册(上)

    普华基础软件亮相2025 RISC-V中国峰会

    此前,7月16日至18日,第五届RISC-V中国峰会在上海盛大召开。普华基础软件副总经理兼战略研究院院长张晓先受邀参会,发表《开源小满助力RISC-V软硬协同生态发展》主题演讲,分享了开源小满
    的头像 发表于 07-28 16:51 1334次阅读
    普华基础软件亮相2025 <b class='flag-5'>RISC-V</b>中国峰会

    RISC-V 手册

    以下是关于RISC-V的详细介绍,结合其核心技术特点与当前发展现状:核心概念RISC-V(第五代精简指令集)是一种基于精简指令集(RISC)的开源指令集架构(ISA),由加州大学伯克利分校于2010
    发表于 07-28 16:27 11次下载

    2025新思科技RISC-V科技日活动圆满结束

    新思科技深度参与2025 RISC-V中国峰会并于2025年7月16日举办同期活动“新思科技RISC-V科技日”技术论坛,聚焦“从芯片到系统重构RISC-V创新”主题,议题覆盖当前最前沿的技术领域
    的头像 发表于 07-25 17:31 1588次阅读

    RISC-V International CEO:RISC-V 应用全面开花,2031 年渗透率将达 25.7%

    7 月 16 日~19 日,第五届(2025)RISC-V 中国峰会在上海张江科学会堂拉开帷幕。峰会设置 1 场主论坛、8 大垂直领域分论坛、多场研习会及多项同期活动。在 7 月 17 日的主论坛上
    发表于 07-17 10:28 3796次阅读
    <b class='flag-5'>RISC-V</b> International CEO:<b class='flag-5'>RISC-V</b> 应用全面开花,2031 年渗透率将达 25.7%

    兆松科技发布高性能RISC-V编译器ZCC 4.0.0版本

    近日,兆松科技(武汉)有限公司(以下简称“兆松科技”)宣布正式发布高性能 RISC-V 编译器 ZCC 4.0.0 版本。新版本在性能优化、厂商自定义指令支持和软件库等方面实现全面升级,并同步推出
    的头像 发表于 06-27 14:48 3749次阅读
    兆松科技发布高性能<b class='flag-5'>RISC-V</b><b class='flag-5'>编译</b>器ZCC 4.0.0版本

    RISC-V和ARM有何区别?

    在微处理器架构领域,ARM与RISC-V是两个备受关注的体系。ZLG致远电子在推出ARM核心版,又推出了基于RISC-V的MR6450核心版,这引发了人们对这两种架构差异的深入探讨。ARM
    的头像 发表于 06-24 11:38 2230次阅读
    <b class='flag-5'>RISC-V</b>和ARM有何区别?

    RISC-V架构下的编译器自动向量化

    进迭时空专注于研发基于RISC-V的高性能新AICPU,对于充分发挥CPU核的性能而言,编译器是不可或缺的一环,而在AI时代,毫无疑问向量算力将发挥越来越重要的作用。进迭时空非常重视RISC-V
    的头像 发表于 06-06 16:59 1436次阅读
    <b class='flag-5'>RISC-V</b>架构下的<b class='flag-5'>编译</b>器自动向量化