深度解析ADS5237：一款高性能10位ADC的卓越特性与应用指南-电子发烧友网

在电子工程师的日常工作中，模数转换器（ADC）是极其关键的组件，其性能直接影响到整个系统的质量和稳定性。今天，我们要深入探讨的是德州仪器（Texas Instruments）推出的ADS5237，一款具备高性能、高动态范围的双路10位流水线式ADC。

文件下载：ads5237.pdf

一、ADS5237核心特性

1. 电源与性能优势

ADS5237采用单+3.3V电源供电，这种设计简化了电源管理，降低了系统复杂度。在性能方面，它表现出色，在输入频率f = 5MHz时，信噪比（SNR）高达61.7dBFS，能够有效减少噪声干扰，为信号处理提供清晰、准确的基础。同时，其总功耗较低，使用内部参考时为366mW，使用外部参考时为330mW，有助于降低系统的整体能耗，延长设备的续航时间。

2. 高精度与灵活性

该ADC的微分非线性（DNL）低至±0.1LSB，积分非线性（INL）同样控制在±0.1LSB以内，确保了转换的高精度和线性度。此外，它还具有灵活的输入范围，可在1.5V至特定值之间进行调整，能够适应不同的输入信号要求，为工程师在设计时提供了更多的选择和灵活性。

3. 封装与应用广泛

ADS5237采用TQFP - 64封装，这种封装形式便于焊接和安装，适合大规模生产。其应用领域十分广泛，涵盖了通信中频处理、通信基站、测试设备、医学成像、视频数字化和CCD数字化等多个领域，能够满足不同行业的需求。

二、电气特性详解

1. 直流精度

在直流精度方面，ADS5237表现卓越。偏移误差控制在±0.75%FS以内，偏移温度系数为+6ppm/°C，能够在不同的温度环境下保持稳定的性能。通道内的固定衰减为1%FS，通道间的增益误差和参考误差也控制在较小范围内，增益误差温度系数为+40ppm/°C，确保了在不同条件下的高精度转换。

2. 功率需求

ADS5237的功率需求根据参考模式的不同而有所变化。使用内部参考时，总功耗为366mW；使用外部参考时，总功耗为330mW。在不同的工作模式下，如模拟部分（AVDD）和输出驱动器（VDRV）的功耗也有明确的规定，这有助于工程师在设计时合理规划电源，确保系统的稳定运行。

3. 参考电压

内部参考电压VREFT为2.0V，VREFB为1.0V，VCM为1.5V，这些参考电压为ADC的正常工作提供了稳定的基准。外部参考电压也有明确的范围要求，VREFT为1.875V至2.0V，VREFB为1.0V至1.125V，工程师可以根据实际需求选择合适的参考模式。

4. 转换特性

ADS5237的采样率范围为20至65MSPS，数据延迟为6个时钟周期。在不同的采样率下，其各项电气特性都有相应的规定，如时钟输入和输出的电压、占空比等，这些参数对于确保ADC的正常工作和高性能转换至关重要。

三、应用信息剖析

1. 工作原理

ADS5237采用先进的开关电容流水线架构，基于先进的低电压CMOS工艺制造。每个通道的ADC核心由多位和单位内部流水线级组成，通过数字误差校正逻辑确保了10位级别的优异微分线性度和无丢失码。转换过程由外部时钟的上升沿触发，输入信号被采样保持放大器捕获后，在流水线级中依次转换，最终输出10位并行数据，编码格式可以是直偏二进制（SOB）或二进制补码（BTC）。

2. 输入配置

其模拟输入采用差分采样保持架构，通过开关电容技术实现。输入电路中包含低通RC滤波器，可有效滤除噪声。输入信号在两个4pF电容上采样，这种设计有助于提高输入信号的质量和稳定性。

3. 输入驱动配置

变压器耦合接口：当需要将单端信号转换为差分信号驱动ADS5237时，RF变压器是一个不错的选择。选择的变压器必须有中心抽头，以便施加共模直流电压（VCM）来偏置转换器输入。通过交流接地中心抽头，可以在次级绕组上产生差分信号摆幅。使用升压变压器可以在不引入额外噪声源的情况下实现信号放大，同时减小源信号的摆幅可能有助于改善失真性能。
直流耦合输入与差分放大器：对于需要直流耦合差分放大器的应用，可以使用如THS4503等放大器来驱动ADS5237。THS4503可以轻松实现单端到差分的转换，降低了组件成本。通过将THS4503的VOCM引脚直接连接到ADS5237的共模引脚（CM），可以设置转换器输入所需的偏置电压。在电路设计中，可以通过添加小电容与反馈电阻并联来实现更高的增益，并创建低通滤波器。由于THS4503驱动的是容性负载，在输出端添加小串联电阻可以确保稳定运行。

4. 输入过压恢复

ADS5237支持的差分满量程输入范围为2V。在正常工作时，IN和IN可以在1V至2V之间摆动。该ADC特别设计用于处理4V的过压差分峰 - 峰值电压。如果在过载时输入共模电压与VCM的差异不超过300mV，预计在三个时钟周期内即可从过压输入条件中恢复。

5. 参考电路

内部参考：ADS5237的正常工作所需的所有偏置电流通过外部电阻ISET设置。使用56.2kΩ电阻可产生约20μA的内部参考电流。内部参考电路提供的共模电压输出（CM）通常为+1.5V，该引脚有独立的缓冲放大器，可向外部电路提供高达±2mA的电流，用于输入信号的电平转换和偏置。使用内部参考模式时，需要将INT/EXT引脚置为高电平。同时，在参考引脚REF和REFB上需要使用陶瓷0.1μF电容进行高频旁路。
外部参考：ADS5237也支持使用外部参考电压。在外部参考模式下，需要在REF引脚施加外部顶部参考电压，在REFB引脚施加外部底部参考电压，并将INT/EXT引脚置为低电平。此时，内部参考缓冲器处于三态。外部参考电路需要提供至少1mA的平均开关电流，外部参考电压的范围为VREFT在+1.875V至+2.0V之间，VREFB在+1.0V至+1.125V之间，从而可以将满量程输入范围设置在1.5VPP至特定值之间。

6. 时钟输入

ADS5237需要单端时钟源，时钟输入为CMOS兼容逻辑输入，输入阻抗约为5pF。随着输入频率的增加，时钟抖动对信噪比（SNR）的影响变得更加显著。该转换器本身指定的抖动为低至1.0ps（rms），为了保持良好的SNR性能，特别是在高频采样应用中，建议使用低抖动的时钟源。当采样频率低于输入频率（欠采样）时，这一点尤为关键。可以使用公式$SNR = 20 log {10} \frac{1}{(2 \pi f{IN} t_{JA})}$来计算给定输入频率和时钟抖动下可实现的SNR。当采样时钟速率低于约2MSPS时，ADS5237会进入掉电模式，当采样速率高于该阈值时，会自动恢复正常工作。

7. PLL控制

ADS5237内部的PLL默认启用，它允许较宽范围的时钟占空比。在占空比高达40% - 60%时可获得良好的性能，但电气规格保证的占空比范围为45% - 55%。PLL自动将最小工作频率限制为20MSPS。对于低于20MSPS的操作，可以通过串行接口对内部寄存器进行编程来禁用PLL。禁用PLL后，时钟速度可以低至2MSPS，但此时时钟占空比需要更接近50%。

8. 输出信息

ADS5237提供两个通道，每个通道有10个数据输出（D9至D0，D9为MSB，D0为LSB），以及数据有效输出（DVA和DVB）和过范围指示输出（OVRA和OVRB）。输出电路经过精心设计，以最小化数据切换瞬变产生的噪声，并避免其耦合到ADC的模拟部分。

9. 数据输出格式

ADS5237提供两种数据输出格式：直偏二进制（SOB）和二进制补码（BTC）。输出编码的选择由MSBI引脚控制，由于MSBI引脚有内部下拉电阻，默认情况下ADS5237以SOB码工作。将MSBI引脚置为高电平可启用BTC编码。

10. 输出使能

ADS5237的数字输出可以通过输出使能引脚（OEA和OEB）设置为高阻抗（三态）。内部下拉电阻将输出配置为正常工作的使能模式，施加逻辑高电压可禁用输出。需要注意的是，OE功能不适合动态操作，因为这可能导致转换结果出错。

11. 过范围指示

当模拟输入电压超过参考电压设定的满量程范围时，ADS5237会检测到过范围条件。每个通道独立监测输入电压，过范围指示引脚（引脚9和39）可读取当前状态。当输入电压在定义的输入范围内时，输出为低电平；当施加的信号超过满量程范围时，输出变为高电平。OVR输出与相应采样模拟输入电压的数据输出一起更新，因此OVR状态与数字数据具有相同的流水线延迟（六个时钟周期）。

12. 输出负载

建议数据输出线上的容性负载尽可能低，最好低于15pF。较高的容性负载会在数字输出变化时产生较大的动态电流，这些高电流浪涌可能反馈到ADS5237的模拟部分，对设备性能产生不利影响。如有必要，可以在转换器输出引脚附近使用外部缓冲器或锁存器来最小化容性负载。

13. 串行接口

ADS5237具有串行接口，可用于对内部寄存器进行编程。当SEL连接到'0'时，串行接口禁用；当SEL连接到'1'时，串行接口启用，此时SEL还充当复位信号。在电源稳定后，需要在SEL引脚上施加一个低电平脉冲，以使所有内部寄存器复位为默认值'0'（非活动状态）。如果不进行复位，寄存器在上电时可能处于非默认状态，这可能导致设备故障。

14. 掉电模式

ADS5237有掉电引脚STPD，默认情况下内部下拉电阻使设备处于正常工作模式。将STPD引脚置为高电平会使设备进入掉电模式，此时参考和时钟电路以及所有通道都将掉电，设备功耗降至低于90mW。如前所述，当时钟速度低于2MSPS时，ADS5237也会进入掉电模式。当STPD被拉高时，驱动REF和REFB的内部缓冲器处于三态，输出电压约为AVDD电压的一半。从掉电模式恢复的速度取决于REF和REFB引脚上的外部电容值。对于REF和REFB上的电容小于1μF的情况，参考电压在小于500μs内可稳定到其稳态值的1%以内。当串行接口启用时，也可以通过串行接口选择性地对两个通道中的任意一个进行掉电操作。此外，ADS5237还有一个内部电路，用于监测时钟停止状态。如果ADCLK停止时间超过250ns，或者运行速度低于2MHz，该监测电路会生成一个逻辑信号，使设备进入部分掉电状态，从而降低设备功耗。从这种部分掉电状态恢复大约需要100μs。

四、布局与去耦注意事项

1. 电源与接地

在布局设计中，ADS5237应被视为模拟组件，其电源引脚应连接到干净的模拟电源。因为数字电源通常携带较高的开关噪声，可能会耦合到转换器中，降低设备性能。输出缓冲器电源引脚（VDRV）也应连接到低噪声电源，相邻数字电路的电源可能存在较大的电流瞬变，因此在连接到转换器的VDRV引脚之前，需要对电源电压进行滤波。所有接地引脚应直接连接到模拟地。

2. 旁路电容

由于ADS5237的高采样频率，会产生高频电流瞬变和噪声（时钟馈通），这些噪声会反馈到电源和参考线路中。为了减少这种影响，所有AVDD引脚可以使用0.1μF陶瓷片式电容（尺寸为0603或更小）进行旁路，输出缓冲器电源引脚VDRV也可以采用类似的方法。为了最小化引线和走线电感，电容应尽可能靠近电源引脚放置。在允许双面安装组件的情况下，最好将电容直接放置在封装下方。此外，还可以在主电源引脚上使用较大的双极去耦电容（2.2μF至10μF），这些电容在低频下有效，可以放置在ADC附近（<0.5英寸）的PCB上。

3. 对称布局

如果ADS5237的模拟输入采用差分驱动，优化为高度对称的布局尤为重要。微小的走线长度差异可能会导致相移，影响失真性能。因此，使用两个单运放而不是一个双运放可以实现更对称的布局和更好的寄生电容匹配。ADS5237的四方扁平封装引脚布局采用了直通式设计，模拟输入位于封装的一侧，数字输出位于另一侧，这种设计在模拟和数字连接之间提供了良好的物理隔离。在设计布局时，要确保模拟信号走线与任何数字线路分开，以防止噪声耦合到模拟部分。