ADS41B29/ADS41B49 高速低功耗模数转换器产品总结

ADS41Bx9属于超低功耗ADS4xxx模拟数字转换器（ADC）系列，集成模拟输入缓冲器。这些设备采用创新设计技术实现高动态性能，且功耗极低。模拟输入引脚带有缓冲器，具有稳定性能和在宽频范围内的输入阻抗优势。这些器件非常适合多载波宽带宽通信应用，如PA线性化。
*附件：ads41b29.pdf

ADS41Bx9具备数字增益和偏移校正等功能。增益选项可用于提升SFDR在较低全刻度输入范围，尤其是高输入频率下的性能。集成的直流偏移校正环路可用于估计和取消ADC偏移。在较低采样率下，ADC自动以降低功率运行，且性能不损失。

设备支持双倍数据率（DDR）低电压差分信号（LVDS）和并行CMOS数字输出接口。DDR LVDS接口的低数据率（最大500 MBPS）使得使用基于FPGA的低成本现场可编程门阵列（FPGA）接收成为可能。设备具备低摆幅LVDS模式，可用于进一步降低功耗。LVDS输出缓冲器的强度也可提升，以支持50 Ω差分终端。

这些器件采用紧凑型VQFN-48封装，适用于工业温度范围（–40°C至+85°C）。

特性

• ADS41B49：14位，250 MSPS
  ADS41B29：12位，250 MSPS
• 集成高阻抗模拟输入缓冲器：
  • 输入电容：2 pF
  • 200 MHz 输入电阻：3 kΩ
• 最大采样率：250 MSPS
• 超低功率：
  • 1.8伏模拟功率：180毫瓦
  • 3.3伏缓冲功率：96毫瓦
  • 输入输出功率：135 mW（DDR LVDS）
• 高动态性能：
  • 信噪比：170 MHz 时69 dBFS
  • SFDR：170 MHz 时 82.5 dBc
• 输出接口：
  • 双倍数据率（DDR）LVDS，具备可编程摆动和强度：
    • 标准摆动：350 mV
    • 低摆幅：200 mV
    • 默认强度：100-Ω终止
    • 2倍强度：50-Ω终端
  • 还支持 1.8 V 并行 CMOS 接口
• 可编程增益用于信噪比，SFDR权衡
• 直流偏移校正
• 支持低输入时钟幅度
• 包装：VQFN-48（7毫米×7毫米）

参数

方框图

ADS41B29（12 位）与 ADS41B49（14 位）是德州仪器（TI）推出的高速低功耗模数转换器（ADC），核心优势为 250 MSPS 最高采样率、集成模拟缓冲器与灵活输出接口，动态性能优异，适配功率放大器线性化、软件无线电、无线通信基础设施等高速数据采集场景。

一、核心产品参数

1. 基础性能指标

• 采样与精度 ：ADS41B29 为 12 位分辨率，ADS41B49 为 14 位分辨率；积分非线性（INL）ADS41B29±3.5 LSB、ADS41B49±5 LSB，无丢失码，精度表现稳定。
• 动态性能 ：170 MHz 输入时，SNR 典型值 69 dBFS（ADS41B49）/68 dBFS（ADS41B29），SFDR 达 82 dBc，THD 低至 - 79.5 dBc；支持最高 600 MHz 模拟输入频率（1 VPP 幅度），动态性能领先。
• 输入与缓冲 ：集成高阻抗模拟输入缓冲器，输入电容仅 3.5 pF，直流电阻 10 kΩ；差分输入范围 1.5 VPP（0 dB 增益），共模电压 1.7 V，适配高速信号源驱动。
• 功耗与供电 ：模拟电源（AVDD）1.71.9 V，缓冲电源（AVDD_BUF）33.6 V，数字电源（DRVDD）1.7~1.9 V；250 MSPS 时总功耗约 411 mW（含模拟、缓冲、I/O 功耗），支持低功耗模式，采样率降低时自动降功耗。

2. 环境与封装

• 工作温度：-40°C 至 85°C（ADS41B29）/-40°C 至 105°C（ADS41B49），满足工业级宽温要求；
• 封装形式：48 引脚 VQFN 封装（7mm×7mm），符合 RoHS 标准，引脚镀层为 NIPDAUAG，MSL 等级 3，峰值回流温度 260°C；
• ESD 防护：人体模型（HBM）±2000 V，防护性能适配工业操作环境。

二、关键功能特性

1. 输入与缓冲设计

• 集成模拟缓冲器：输入缓冲器隔离采样电路与外部信号源，降低驱动难度，输入阻抗稳定，宽频率范围内性能一致。
• 可编程增益：支持 0~3.5 dB 可编程增益（0.5 dB 步进），增益提升可优化 SFDR 性能，适配不同幅度输入信号。
• 直流偏移校正：内置偏移校正环路，可校正 ±10 mV 直流偏移，支持时间常数调节与校正值冻结，提升直流精度。

2. 输出接口与控制

• 灵活输出接口：支持 DDR LVDS 与并行 CMOS 两种接口，LVDS 模式支持标准（350 mV）/ 低（200 mV）摆幅，输出强度可编程（适配 100Ω/50Ω 终端）；CMOS 模式适配 1.8 V 逻辑电平。
• 数据格式：支持二进制补码与偏移二进制格式，数据延迟 21 个时钟周期，输出时钟与数据同步，便于后端采集。
• 过压指示：OVR 引脚指示输入过压状态，过压时输出固定满量程码，便于系统故障检测。

3. 低功耗与模式控制

• 多低功耗模式：支持全局掉电（功耗≈7 mW）、待机（功耗≈200 mW）与输出缓冲禁用模式，时钟频率低于 1 MSPS 时自动进入低功耗状态。
• 速率自适应：采样率降低时自动缩放功耗，无性能损失，适配不同速率需求场景。

三、应用与设计要点

1. 典型应用场景

• 通信领域：软件无线电（SDR）、无线通信基础设施、功率放大器（PA）线性化；
• 高速数据采集：振动 / 模态分析、高速信号监测、雷达与卫星通信系统。

2. 硬件设计建议

• 供电与去耦 ：AVDD、AVDD_BUF、DRVDD 需独立供电，电源引脚就近放置 0.1 μF 陶瓷电容去耦，模拟电源推荐低噪声线性稳压器，减少电源噪声干扰。
• 输入电路：高速输入信号需差分驱动，串联 5~10 Ω 电阻抑制寄生振荡；高频输入场景推荐使用背对背变压器平衡驱动，提升偶数次谐波性能。
• 时钟设计：时钟输入支持差分（正弦波、LVPECL、LVDS）或单端（LVCMOS）驱动，推荐差分驱动以降低共模噪声；时钟源需低抖动，高频采样时建议带通滤波优化时钟质量。
• 布局规范：采用单一接地平面，严格划分模拟、数字与时钟区域；暴露焊盘（PowerPAD）需焊接至接地平面，提升散热与电气性能；LVDS 信号线差分布线，减少串扰。

3. 软件与配置

• 寄存器配置：通过串行接口编程，支持增益调节、偏移校正、输出接口选择等功能；需启用 HI PERF MODE 1/2 寄存器位，确保全频率范围内最优性能。
• 模式选择：高速采样（>80 MSPS）禁用低速模式，低频输入时可提升增益优化 SFDR；根据后端接收设备选择 LVDS 或 CMOS 接口，LVDS 模式更适合长距离传输。
• 偏移校正：启用偏移校正功能时，需根据采样率设置合适时间常数，确保校正效果与信号响应速度平衡。