COT控制架构下ASP3605负载调整特性评估

摘要

恒定导通时间（COT）控制架构因其快速瞬态响应特性在DC-DC转换器中得到广泛应用，但其负载调整率表现受环路参数影响显著。本文基于国科安芯推出的ASP3605降压转换器的系统性测试数据，深入评估了该芯片在不同输入电压、输出电压及负载电流条件下的负载调整特性。通过静态负载调整率测试与动态负载阶跃响应分析，揭示了ITH引脚补偿网络参数（RC值）对输出电压稳定性的影响规律。研究发现，ASP3605在常规工况下负载调整率优于0.2%，但在轻载至重载跳变时输出电压偏离可达-10.83%（VIN=4V, VOUT=3.3V），需通过优化补偿网络参数（R=14kΩ-16kΩ, C=220pF-470pF）改善动态响应。本文量化分析了补偿参数对下冲电压（29-105mV）与恢复时间（44.5μs-9ms）的影响，为COT架构下负载调整特性的工程优化提供了实证依据。

1. 引言

负载调整率（Load Regulation）与动态负载响应是评价DC-DC转换器输出电压稳定性的核心参数。COT控制架构通过比较反馈电压与基准电压生成脉冲，无需传统电压模式或电流模式中的误差放大器补偿网络，理论上可实现纳秒级瞬态响应。然而，实际应用中，COT架构的负载调整特性受开关频率稳定性、寄生参数及环路补偿设计的多重影响。

ASP3605采用改进型COT架构，内置频率锁定环路以减小开关频率随输入电压的漂移，并可通过ITH引脚外接RC网络调节瞬态响应特性。本文基于实测数据，从静态负载调整率、动态负载阶跃响应两个层面，系统评估该芯片的负载调整性能，并重点考察补偿网络参数优化对动态特性的改善效果。

2. 静态负载调整率测试分析

2.1 测试方法与数学定义

静态负载调整率定义为在恒定输入电压下，负载电流从零载变化至满载时输出电压的相对变化率，测试覆盖VIN=4V/12V/15V，VOUT=0.6V/1.2V/2.5V/3.3V/5V多组工况，负载电流以0.1A-0.5A步进递增。

2.2 不同工况下的负载调整率实测数据

2.2.1 低压输出档位（0.6V）

VIN(V)	VOUT@0A(V)	VOUT@5A(V)	负载调整率	评估
4	0.600	0.596	0.6%	可接受
15	0.600	0.596	0.6%	可接受

0.6V档位的负载调整率为0.6%，虽满足多数应用需求，但相较于国际竞品（通常<0.5%）略显不足。测试备注指出"简单封装导致效率降低1-2%左右"，暗示封装寄生电阻对低压大电流输出的调整率存在负面影响。

2.2.2 标准电压档位（1.2V/3.3V）

1.2V输出表现优异 ：

VIN=4V时：VOUT从1.196V（0A）变化至1.196V（5A），调整率0%

VIN=12V时：VOUT从1.196V变化至1.194V，调整率0.17%

3.3V输出呈现非线性特征 ：

VIN=4V时：VOUT从2.965V（0A）降至2.614V（5A），调整率高达13.43%

VIN=15V时：VOUT从4.99V（0A）至5.00V（5A），调整率-0.2%

3.3V档位的异常表现源于测试条件本身的问题：当VIN=4V时，3.3V输出已接近芯片工作边界，空载输出仅2.965V，带载后进一步下降。此现象非调整率不佳所致，而是输入电压不足导致的根本性功能受限。因此，该数据点应视为无效工况，而非芯片性能缺陷。

2.3 与LTC3605的对比分析

在VIN=4V, VOUT=1.2V条件下：

ASP3605 ：VOUT从1.196V（0A）至1.196V（5A），调整率0%

LTC3605 ：VOUT从1.203V（0A）至1.203V（5A），调整率0%

两者在静态调整率上表现一致，差异主要体现在动态响应阶段。LTC3605的负载调整率数据在3.3V档位未出现ASP3605的极端偏离，反映其在临界压差工况下的鲁棒性更优。

3. 动态负载阶跃响应特性

3.1 测试配置与评价指标

动态负载测试采用矩形波电流激励：

阶跃幅度 ：0.5A↔4A或0A↔5A

周期设置 ：500μs（快速跳变）与50ms（慢速跳变）两种

评价指标 ：下冲/上冲电压峰值（Overshoot/Undershoot）、恢复时间（Settling Time）

测试在VIN=5V/12V, VOUT=1.2V/2.5V/3.3V条件下进行，ITH引脚配置为R=14kΩ, C=220pF作为基准参数。

3.2 默认补偿参数下的响应特性

**3.2.1 VIN=12V, VOUT=1.2V, 0A↔5A跳变**

0→5A下冲 ：波峰31mV，恢复时间90μs

5A→0上冲 ：波峰29.7mV，恢复时间70μs

此表现符合COT架构的快速响应特性，恢复时间在百微秒量级。但需注意，下冲幅度已达输出电压的2.5%（31mV/1.2V），在对电压精度要求严苛的CPU供电应用中可能触发欠压告警。

**3.2.2 VIN=12V, VOUT=2.5V, 5A→0跳变**

上冲波峰 ：81.7mV（占输出3.3%）

恢复时间 ：44.5μs

较高输出电压导致上冲幅度增大，但恢复时间缩短，这与COT架构的导通时间固定、关断时间可调特性相符。输出电压越高，反馈环路增益越大，响应速度越快，但电压偏差也随之增加。

3.3 补偿网络参数优化研究

为改善动态响应，测试系统评估了ITH引脚RC参数的组合效应，结果总结如下：

3.3.1 C值固定，R值变化（R=14kΩ vs 16kΩ）

**VIN=5V, VOUT=3.3V, 0.5A↔4A@500μs** ：

**R=14k, C=330pF** ：峰峰值80mV，上冲时间104μs，下冲时间88μs

**R=16k, C=330pF** ：峰峰值80mV，上冲时间112μs，下冲时间94μs

增大R值导致响应时间延长，但峰峰值基本不变，说明R值主要影响环路阻尼而非增益。

3.3.2 R值固定，C值变化（C=220pF→470pF）

**VIN=5V, VOUT=3.3V, 0.5A↔4A** ：

C=220pF ：峰峰值63mV（500μs周期）

C=330pF ：峰峰值80mV（500μs周期）

C=470pF ：峰峰值98mV（500μs周期）

电容值增大会显著增加电压波动幅度，这是因为补偿电容延缓了误差信号的传输速度，削弱了COT架构的快速响应优势。此结果提示：ITH补偿网络并非越大越好，需根据实际负载跳变速率选择。

3.3.3 慢速跳变（50ms周期）下的响应

当负载周期延长至50ms时，不同参数的差异更加显著：

**R=14k, C=220pF** ：上冲时间9ms，下冲时间6.6ms

**R=14k, C=330pF** ：上冲时间3.2ms，下冲时间2.8ms

**R=14k, C=470pF** ：上冲时间4.68ms，下冲时间4.8ms

关键发现 ：对于慢速跳变，C=330pF表现出最快的恢复速度（2.8-3.2ms），而C=220pF恢复最慢（6.6-9ms）。这表明补偿网络需与负载变化速率匹配：快速跳变需要较小电容维持响应速度，慢速跳变则需要适度电容提供相位裕度。

4. 临界工况下的负载调整特性退化

4.1 输入电压不足导致的调整率失效

当VIN=4V, VOUT=3.3V时，负载调整率数据呈现异常：

0A负载 ：VOUT=2.965V（偏离标称10.2%）

0.1A负载 ：VOUT=3.327V（跳变至正常值）

2A负载 ：VOUT=3.179V（偏离-3.7%）

5A负载 ：VOUT=2.614V（偏离-13.4%）

此现象并非传统意义上的调整率不佳，而是芯片进入频率折返（Frequency Foldback）或电流限制模式所致。COT架构在占空比接近极限时，为维持电感电流连续，被迫降低开关频率，导致输出阻抗大幅增加。此时负载调整率已不能作为有效评价指标，而应关注芯片能否维持输出不崩溃。

4.2 轻载模式切换对调整率的干扰

测试记录显示，VOUT=3.3V档位在10mA空载时输出电压异常偏低（2.965V），加载后恢复正常。此行为与COT架构的强制连续模式（FCM）与脉冲跳跃（Pulse Skipping）模式切换有关。当负载电流低于电感纹波电流峰峰值时，FCM模式会导致负向电流传输，引起输出电容过放电。合理的解决方式是配置MODE引脚为自动模式（Auto-mode），让芯片在轻载时自主切换至省电模式（PSM），而非强制FCM。

5. 纹波与负载调整率的关联性

负载调整率的本质是输出阻抗特性，而输出纹波反映了稳态工作点的稳定性。测试数据显示，纹波幅度与负载调整率存在正相关：

**VIN=15V, VOUT=5V** ：

空载纹波：23.7mV（峰峰值）

5A负载纹波：22.8mV（峰峰值）

负载调整率：0%

**VIN=4V, VOUT=3.3V** ：

空载纹波：异常无法测量

2A负载纹波：9.67mV

负载调整率：-13.4%

纹波稳定而调整率不佳，表明环路稳定性尚可但直流增益不足；反之，若纹波剧烈波动而调整率良好，则暗示存在稳定性裕度问题。ASP3605在常规工况下两者表现均衡，但在临界压差工况下，纹波虽低（4.2mV@VIN=4V, VOUT=1.2V, 2A），调整率却急剧恶化，印证此时已不是正常工作模式。

6. 工程应用建议

6.1 补偿网络参数选择准则

基于测试数据，推荐ITH引脚RC参数选择策略：

通用型应用 ：R=14kΩ, C=220pF，平衡响应速度与电压偏差

CPU/GPU供电 ：R=14kΩ, C=330pF，优化慢速负载跳变的恢复时间

FPGA/ASIC供电 ：R=16kΩ, C=220pF，增加阻尼抑制上冲

动态负载频繁 ：避免C>470pF，防止响应过慢

6.2 负载电流斜率限制

测试数据表明，负载电流跳变速率影响补偿效果。当使用500μs周期（2kHz）时，各参数差异较小；但当周期缩短至50μs（20kHz）量级时，较大补偿电容将无法及时响应。设计时应评估实际负载的dI/dt，确保：

dtdI≤tresponseIripple

其中 tresponse 由RC参数决定，典型值为0.7×R×C。

6.3 临界压差工况的降额使用

对于VIN≈VOUT的应用，必须严格降额：

压差≥1.5V ：可按标称5A使用

压差1.0-1.5V ：最大电流降至4A

压差0.7-1.0V ：最大电流降至2A

压差<0.7V ：不建议使用

此降额曲线源于测试数据拟合，例如在VIN=4V, VOUT=3.3V（压差0.7V）时，最大可用电流仅1.6A，且伴随13%的输出电压偏差。

7. 局限性与测试盲区

本评估存在以下局限性，需在解读数据时保持审慎：

测试负载分辨率 ：负载电流步进最小为0.1A，无法捕捉mA级微跳变特性，而现代SoC的休眠-唤醒跳变恰在10-100mA范围

温度影响未量化 ：所有动态测试在常温进行，而高温（100°C）会导致MOSFET导通电阻增加30-40%，进而影响负载调整率

电容ESR未控制 ：评估板使用22μF电容，其ESR未明确标注。COT架构对ESR敏感，高ESR可能改善稳定性但恶化调整率

PCB布局不可变 ：测试结果含评估板固有寄生参数，当用户采用不同布局时，性能可能变化

8. 结论

ASP3605在COT控制架构下展现出负载调整率的双重特性：

静态性能 ：在推荐工况（VIN-VOUT≥1.5V）下，负载调整率优于0.2%，达到工业级标准

动态性能 ：默认补偿参数下，0→5A跳变产生31mV下冲，恢复时间90μs，可通过ITH网络优化改善

核心工程价值在于揭示了补偿网络参数的权衡关系：电容值增大会恶化快速跳变下的电压偏差，但改善慢速跳变的恢复稳定性。不存在一组通用最优参数，必须根据实际负载特性选择。

审核编辑 黄宇