ADC3683 双通道、18位、65MSPS、低噪声、超低功耗、低延迟ADC技术手册

ADC3681、82、83 （ADC368x） 是一款低噪声、超低功耗 18 位 65 MSPS 高速双通道 ADC 系列。它专为最低噪声性能而设计，可提供 -160 dBFS/Hz 的噪声频谱密度以及出色的线性度和动态范围。ADC368x 提供出色的直流精度以及 IF 采样支持，使其适用于广泛的应用。高速控制环路受益于低至1个时钟周期的短延迟。ADC在65 Msps时仅消耗94 mW/ch，其功耗在较低的采样率下可以很好地扩展。
*附件：adc3683.pdf

ADC368x 使用串行 LVDS （SLVDS） 接口输出数据，从而最大限度地减少数字互连的数量。该设备支持双通道、单通道和半通道选项。ADC36xx 是引脚兼容的 ADC 系列，具有 16 位和 18 位分辨率以及不同的速度等级。它采用 40 引脚 QFN 封装 （5 x 5mm），支持 -40 至 +105⁰C 的扩展工业温度范围。

特性

• 双通道ADC
• 18 位 10、25、65 MSPS ADC
• 本底噪声：-160 dBFS/Hz
• 低功耗和优化功率缩放：53 mW/ch （10 MSPS） 至 94 mW/ch （65 MSPS）
• 延迟：1-2 个时钟周期
• 18 位，无缺失码
• INL/DNL：±7/ ±0.7 LSB（典型值）
• 参考：外部或内部
• 输入带宽：900 MHz （3 dB）
• 工业温度范围：-40 至 +105°C
• 片上数字滤波器（可选）
  • 抽取 2、4、8、16、32
  • 32 位 NCO
• 串行LVDS数字接口（2线、1线和1/2线）
• 小尺寸：40-QFN （5x5 mm） 封装
• 光谱性能（f 在 = 5 MHz）：
  • 信噪比：83.8 dBFS
  • SFDR：89 dBc HD2、HD3
  • SFDR：101 dBFS 最差杂散
• 光谱性能（f 在 = 20 兆赫）：
  • 信噪比：82.6 dBFS
  • SFDR：85 dBc HD2、HD3
  • SFDR：97 dBFS 最差杂散

参数

方框图

ADC368x 是德州仪器推出的 18 位双通道低噪声超低功耗 ADC 系列（含 ADC3681/3682/3683），核心优势为高采样率、低噪声与灵活数字信号处理能力，专为高速数据采集、软件无线电、频谱分析仪等场景设计，支持宽频段信号精准采样与处理。

核心参数与特性

• 分辨率与采样：18 位分辨率无失码，双通道同步采样；采样率分档（ADC3681：10 MSPS、ADC3682：25 MSPS、ADC3683：65 MSPS），功耗随采样率缩放（53 mW/ch-94 mW/ch）。
• 动态性能：噪声谱密度低至 - 160 dBFS/Hz（ADC3683），SNR 最高 84.8 dBFS，SFDR 最高 103 dBFS；INL±7 LSB、DNL±0.7 LSB，线性度优异。
• 输入与带宽：模拟输入带宽 900 MHz（-3 dB），支持差分输入（3.2 Vpp 满量程），共模电压 0.95V；输入阻抗 8 kΩ（100 kHz），输入电容 7 pF。
• 供电与封装：模拟 / 数字供电 1.75V-1.85V，工作温度–40°C-105°C；采用 40 引脚 WQFN 封装（5mm×5mm），暴露热焊盘提升散热。
• 接口与延迟：串行 LVDS 接口（支持 2 线 / 1 线 / 1/2 线模式），输出分辨率可配置 14/16/18/20 位；延迟低至 1-2 个时钟周期。

关键功能设计

• 信号链架构：无缓冲模拟输入设计，内置自动调零前端放大器，降低 1/f 噪声；集成可编程数字下变频器（DDC），支持 2/4/8/16/32 倍实 / 复抽取。
• 数字信号处理：32 位 NCO 支持频率细调，可实现信号混频与频率平移；支持通道平均功能，提升动态范围 3 dB。
• 灵活配置：支持 SPI 编程与引脚配置，可设置输出格式（二进制补码 / 偏移二进制）、数据位映射与扰码功能；提供斜坡 / 自定义测试图案，便于系统调试。
• 参考与时钟：支持内部 / 外部参考源（1.2V/1.6V），参考源噪声低；支持差分 / 单端时钟输入，时钟抖动容忍度高。

典型应用场景

• 测试测量：频谱分析仪、功率质量分析仪、源测量单元（SMU），满足高精度宽频段信号采集需求。
• 通信与雷达：软件无线电（SDR）、通信基础设施、雷达 / 声纳系统，适配高速信号采样与实时处理。
• 工业与仪器：高速数据采集系统、工业监控、光谱分析，适配高动态范围测量场景。

设计与使用建议

• 电源与去耦：AVDD 与 IOVDD 需独立供电，建议搭配低噪声 LDO；参考引脚（VREF/REFBUF）就近并联 10 µF 与 0.1 µF 去耦电容，降低参考噪声。
• 输入与时钟：模拟输入需匹配 0.95V 共模电压，建议根据输入频率添加采样毛刺滤波器（DC-30 MHz 用 180nH 电感，30-70 MHz 用 120nH 电感）；时钟优先选择低抖动差分输入，长距离传输需终端匹配。
• 布局要求：模拟信号与数字信号分区域布线，差分信号线长度匹配；暴露热焊盘需焊接至 PCB 接地平面，避免结温过高。
• 校准与同步：上电后需硬件复位初始化，校准周期约 200000 个时钟周期；多器件同步可通过 PDN/SYNC 引脚或 SPI 指令实现，抽取模式下需同步时钟分频器。