这款具有奇偶校验功能的 JEDEC SSTE32882 28 位 1:2 或 26 位 1:2 和 4 位 1:1 寄存时钟驱动器设计用于在 VDD1.5 V,在 VDD1.35 V 和 V 的 DDR3U 寄存器 DIMMDD的 1.25 V。
所有输入均兼容 1.5 V、1.35 V 和 1.25 V CMOS。所有输出都是经过优化的 CMOS 驱动器,可在 DDR3 RDIMM 应用中驱动端接走线上的 DRAM 信号。时钟输出 Yn 和 Yn 以及控制网络输出 DxCKEn、DxCSn 和 DxODTn 可以以不同的强度和偏斜驱动,以优化信号完整性、补偿不同的负载并均衡信号传输速度。
*附件:sn74ssqeb32882.pdf
该SN74SSQEB32882具有与四芯片选择使能相关的两种基本作模式 (QCSEN) 输入。当QCSEN输入引脚开路(或拉高)时,该元件有两个芯片选择输入DCS0和DCS1,以及每个芯片选择输出的两个拷贝,QACS0、QACS1、QBCS0和QBCS1。这是“禁用 QuadCS”模式。当QCSEN输入引脚拉低时,该元件有四个芯片选择输入DCS[3:0]和四个芯片选择输出QCS[3:0]。这是“启用 QuadCS”模式。在本规范的其余部分,DCS[n:0]将指示所有芯片选择输入,其中n=1表示禁用QuadCS,n=3表示启用QuadCS。QxCS[n:0] 将指示所有芯片选择输出。
该器件还支持将单个器件安装在 DIMM 背面的模式。如果MIRROR=HIGH,则在这种情况下,输入总线终端(IBT)必须对所有输入信号保持启用状态。
SN74SSQEB32882采用差分时钟(CK和CK)工作。数据记录在 CK 变高和 CK 变低的交叉点处。该数据可以重新驱动到输出端,也可用于访问设备内部控制寄存器。
输入总线数据完整性由奇偶校验功能保护。将所有地址和命令输入信号相加,并将总和的最后一位与系统在一个时钟周期后PAR_IN输入端提供的奇偶校验信号进行比较。如果它们不匹配,器件将拉动漏极开路输出 ERROUT LOW。控制信号(DCKE0、DCKE1、DODT0、DODT1、DCS[n:0])不属于此计算的一部分。
该SN74SSQEB32882实现了不同的省电机制,以减少热功率耗散并支持系统断电状态。通过禁用未使用的输出,功耗进一步降低。
该封装经过优化,可支持高密度 DIMM。通过将输入和输出位置对齐 DIMM 手指信号排序和 SDRAM 球出,该器件可以对 DIMM 走线进行去扰乱,从而实现低串扰设计和低互连延迟。
边沿控制输出可减少振铃并改善SDRAM输入端的信号眼图开度。
特性
- 1 对 2 寄存器输出和 1 对 4 时钟对
输出支持堆叠式 DDR3 RDIMM - CKE 掉电模式可优化系统功耗
- 1.5V/1.35V/1.25V锁相环时钟驱动器,用于缓冲
一个差分时钟对(CK和CK)并分配到四个
差分输出 - 1.5V/1.35V/1.25V CMOS输入
- 检查命令和地址(CS 门控)数据输入的奇偶校验
- 可配置的驱动器强度
- 使用内部反馈回路
- 应用
- DDR3 寄存器 DIMM,最高可达 DDR3-1866
- DDR3L 寄存器 DIMM,最高可达 DDR3L-1600
- DDR3U 寄存器 DIMM,最高可达 DDR3U-1333
- 单列、双列和四列 RDIMM
参数

1. 产品概述
SN74SSQEB32882是德州仪器(TI)推出的28位至56位寄存缓冲器,专为DDR3注册型双列直插内存模块(RDIMM)设计,支持以下特性:
- 工作电压:1.5V (DDR3)、1.35V (DDR3L)、1.25V (DDR3U)
- 集成相位锁定环(PLL),可将1对差分时钟输入驱动为4对输出
- 支持地址和命令输入的奇偶校验功能
- 可配置输出驱动强度以优化信号完整性
2. 关键特性
- 模式控制:通过QCSEN引脚选择两种工作模式(QuadCS禁用/启用),适配不同芯片选择配置
- 低功耗设计:支持CKE电源关闭模式,可禁用未使用的输出以降低功耗
- 信号完整性优化:边缘控制输出减少振铃,提升SDRAM输入信号质量
- 高密度封装:176引脚BGA封装(8mm×13.5mm),引脚布局优化DIMM布线
3. 应用场景
- DDR3/DDR3L/DDR3U RDIMM(最高支持DDR3-1866速率)
- 单/双/四列(Rank)内存模块
- 支持镜像模式(背面安装)
4. 技术参数
- 绝对最大额定值:
- 电源电压:-0.4V至+1.975V
- 工作温度:0°C至85°C(根据速率节点,最高壳温101°C至109°C)
- SPD配置:提供厂商特定字节(0x80/0x97/0x33)用于系统识别
5. 封装与生产信息
- 型号:SN74SSQEB32882ZALR(带卷盘包装)
- 符合RoHS标准,MSL3级湿度敏感等级
- 文档版本:SCAS896-PUB(2010年6月发布)
-
CMOS
+关注
关注
58文章
6184浏览量
241540 -
寄存器
+关注
关注
31文章
5588浏览量
129034 -
信号完整性
+关注
关注
68文章
1473浏览量
97758 -
时钟驱动器
+关注
关注
0文章
96浏览量
14343
发布评论请先 登录
ARM芯片为什么能够直连SN74LVC1G17?
SN74HC244和SN74LV244数据速率如何通过Datasheet参数计算?
请问SN74LV165A和SN74LV4040A芯片VQFN封装的Thermal pad是否需要接地?
SN74CBTD3306能用于2.5V-3.3V双向电平转换吗?
SN74AHCT245DW芯片问题
SN54ALS520,SN74ALS518,SN74ALS5
SN74V215,SN74V225,SN74V235,SN7
SN74V263,SN74V273,SN74V283,SN7
SN74V3640,SN74V3650,SN74V3660,
SN74SSQEC32882 芯片技术文档总结
SN74SSQEA32882 芯片技术文档摘要

SN74SSQEB32882 芯片技术文档摘要
评论