Cadence携手上海科技大学续写校企合作新篇

当今世界，半导体技术已成为衡量一个国家科技实力的“战略标尺”。从智能手机到超级计算机，从 5G 通信到人工智能，从 2 纳米到 3 维堆叠，芯片如同现代社会的“数字心脏”，而 EDA 软件作为“芯片之母”，正是这颗心脏得以跳动的核心推手。它让天马行空的电路设计转化为可量产的芯片蓝图，让纳米级的晶体管排列承载起万亿次的计算能力。

2025 年 7 月，Cadence 公司有幸再度携手上海科技大学信息科学与技术学院，在 Cadence 数字与签核研发事业部产品及验证团队全力支持下，双方共同组织了“第二届 Cadence 数字实现全流程研究生暑期实训”活动，续写校企合作新篇。

依托去年合作积累的宝贵经验与反馈，十几位 Cadence 技术专家紧跟业界先进设计方法学的演进趋势，结合学生 EDA 工具掌握程度，携手上科大的教师团队，精心定制基础班和提高班，分层开展实训，助力学生阶梯式成长。

基础班

历时两周，Cadence 技术专家们从数字芯片设计的大周期出发，着重对数字后端的设计流程如版图规划、自动布局、时钟树综合、自动布线、PPA 的概念、优化方法及彼此间的取舍融合等进行了详细的介绍。不同于传统的着眼于“怎么用”的软件使用培训，培训内容还着重包含了对于底层的算法逻辑也进行了详细的说明，确保学生们在知道“怎么用”的同时，也能确切理解“为什么”，从而帮助大家进一步探索如何将 EDA 数字工具在实操中用得更好。

相较于去年双方首次实训合作的“播种探索”，2025 年的基础班课程实现了两大升级：

其一是课程体系的升级：Cadence 技术专家优化了 EDA 基础内容的介绍，结合真实的设计标准，让学生们能更真切的感受到 EDA 经典算法设计的思路以及考量。

其二是实践深度的升级：Cadence 助力学生们探索先进内核的真实前后端流程，让大家不再停留在“听懂”的维度，而是上升到“做成功”的新高度。

提高班

随着行业竞争日趋激烈，企业对于高素质半导体人才的需求也愈加迫切。Cadence 数字与签核研发事业部产品及验证团队与上科大的老师们结合产学合作，以低功耗设计为切入点，基于Innovus 平台，结合 ARM 架构的 Low power design，通过“理论、实践、反馈、提高”的教学模式，实现学生科研视野的拓展，实践项目设计能力的提升。在为期四周的提高班课程中，让学生们通过对低功耗设计的原理以及实际项目的实现流程，技巧等的掌握，为更加复杂的项目打下扎实的基础，做好技能储备，更好的面对未来科研和工作中的挑战。

本次提高班课程包含以下特点：

一是为已经有基础的学生安排相应的进阶提升课程，包括低功耗设计原理的分析讲解，Cadence 全流程设计平台介绍，ARM 架构的低功耗设计案例实践操作等内容。

二是将课程教学模式做了优化，根据学生的掌握程度及时调整课程侧重点，有梯度的进行讲解并实践。

三是安排难度逐步升级的低功耗设计实现项目演练，考察个人理论和技能掌握程度，逐级理解工程项目流程，帮助大家进一步拓展科研视野。

提高班课程注重学生对低功耗芯片设计的原理的应用与实践，在真实项目中体会设计方法学的底层逻辑，以及理解工程项目对个人技能和科学素养的真实需求，从而有目的，有方向的进行提升。在课程结束的时候，学生们以 ARM Core 低功耗设计实现为目标进行实战操作，并对自己的设计成果进行展示介绍，实现理解设计原理，掌握设计方法，思考应用技巧，交流设计经验等全方位的锻炼。

所有完成暑期实训的八十八名学生获得了 Cadence 颁发的结营证书，其中十位优秀营员和六位提高班设计成果获奖学生还得到了丰硕的奖品。

上科大师生受邀走进 Cadence 上海办公室，与研发专家面对面开展技术交流，近距离触摸行业发展脉络，这正是 Cadence 长期深耕高校合作的生动缩影。一直以来，Cadence 深度联动众多高校，不仅为在校师生提供前沿 EDA 工具、夏令营等实训课程，更常邀请行业大咖走进校园，分享各类前沿技术；同时不定期开放公司参观，创造与学子们近距离互动的机会。未来，Cadence 将一如既往，继续深化与高校的产学研合作，为中国集成电路产业发展及人才培养贡献力量。