0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence全新Tensilica Vision Q6 DSP IP助力提升视觉与AI性能

西西 作者:厂商供稿 2018-04-12 12:35 次阅读

基于全新、更快的处理器架构,第五代Vision Q6 DSP将在智能手机、监控摄像头、汽车、AR/VR无人机机器人领域大展身手。

中国上海,2018年4月12日 – 楷登电子(美国Cadence公司NASDAQ: CDNS)今日正式推出Cadence® Tensilica® Vision Q6 DSP。该DSP基于速度更快的新处理器架构,面向嵌入式视觉和AI技术量身打造。第五代Vision Q6 DSP的视觉和AI性能较上一代Vision P6 DSP提高达1.5倍,峰值性能下的功耗效率提高1.25倍。Vision Q6 DSP为智能手机、监控摄像头、汽车、增强现实(AR)/虚拟现实(VR)、无人机和机器人领域的嵌入式视觉与AI应用量身打造。

Vision Q6 DSP采用更深层的13级流水线和面向大容量本地内存的系统架构,16nm工艺下可实现1.5GHz峰值频率和1GHz标准频率,且版图面积与Vision P6 DSP相当。凭借Vision Q6 DSP,设计师可以开发高性能产品,满足不断提高的视觉、AI算力及低功耗的需求。

Vision Q6 DSP的新功能和优势

1. 专为Optical Flow、Transpose和warpAffine等嵌入式视觉应用和内核,以及Median和Sobel等过滤器开发的增强DSP指令集,指令周期较Vision P6 DSP减少20%

2. 为了更好地应对视觉及AI应用对存储的带宽的高需求,VQ6 提供了独立的数据/指令AXI master/slave 总线接口以及DMA多通道,从而达到2倍于VP6的总线带宽同时也减少了任务切换的延迟及DMA配置的开销向后兼容Vision P6 DSP,用户的软件投资无需付诸东流,实现便捷迁移

3. 可选向量浮点单元(VFPU)和支持半精度格式(FP16)

“Cadence Vision P5和P6 DSP受到广泛的业界关注,并已经设计集成在众多领先供应商开发的多代移动应用处理器上”,林利集团高级分析师 Mike Demler表示。“包括视频捕捉帧率的实时特效等创新用户体验不断涌现,SoC供应商已经看到了快速增长的视觉和AI处理需求。Q6在P6的基础上实现了显著的性能跃升,同时保留了开发者所需的强大编程能力,以支持迅猛发展的神经网络架构。对于希望拥有同时设计视觉和AI处理灵活度的SoC供应商而言,这是极具吸引力的价值定位。”

Vision Q6 DSP支持在Caffe、TensorFlow和TensorFlowLite框架上使用Tensilica Xtensa®神经网络编译器(XNNC)开发的AI应用。凭借完整的优化神经网络库功能,XNNC将神经网络映射为针对Vision Q6 DSP的、可执行且经过高度优化的高性能代码。Vision Q6 DSP同时支持安卓神经网络(ANN)API,实现安卓设备的AI本地加速。其软件环境也十分强大,为超过1500种基于OpenCV的视觉功能和OpenVX库功能提供全面优化的支持,助力用户实现已有视觉应用的快速、高层迁移。

“我们在AI和视觉应用领域与Cadence紧密合作。宽向量SMID处理、VLIW指令、多种8位与16位MAC、以及“scatter/gather ”内敛指令功能等特性让Vision DSP成为高要求神经网络与视觉算法开发的理想平台,” ArcSoft市场营销副总裁Frison Xu表示。“许多移动设备、汽车、监控摄像头、AR/VR等终端应用的开发商皆采用了Cadence Vision DSP,十分有利于我们软件的部署和推广。”

“作为宝贵的合作伙伴,Cadence为我们的高级3D捕捉和SLAM技术提供了高性能、低功耗的运算环境,” VanGogh Imaging首席执行官Ken Lee表示。“Tensilica Vision DSP的性能属性、高度可调的视觉库和稳健的开发环境,帮助我们以极低的功耗实现算法执行,并缩短研发周期。”

Vision P6 DSP取得了巨大成功,它曾被用于包括海思麒麟970在内的顶尖移动应用处理器;而Vision Q6 DSP在此基础上更进一步。Vision P6 DSP和Vision Q6 DSP都是针对性能要求为200 – 400 GMAC/秒的通用型嵌入式视觉和机载AI应用所设计的。峰值性能可达384 GMAC/秒的Vision Q6 DSP是高性能系统与应用的不二之选。对于性能要求高于384 GMAC/秒的AI应用,用户还能将Vision Q6 DSP和Vision C5 DSP搭配使用。

“复杂AI和嵌入式视觉应用越来越多被用于本地设备而非云端,功耗和性能指标也更为重要,”Cadence Tensilica IP 产品管理与市场高级总监Lazaar Louis表示。“Vision Q6 DSP是面向下一代处理器架构的首款DSP,无论是性能还是能效比都优于Vision P6 DSP。Cadence致力于向客户提供高性能、低功耗的DSP解决方案,包括便于实现、可获得广泛支持的、AI和视觉应用开发所需的软件和工具。”

部分客户已经开始在产品中集成Vision Q6 DSP,现向所有用户开放。

关于楷登电子 Cadence

Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” (SDE)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子云计算汽车电子、航空、物联网工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • dsp
    dsp
    +关注

    关注

    544

    文章

    7682

    浏览量

    344361
  • Cadence
    +关注

    关注

    62

    文章

    881

    浏览量

    140787
  • AI
    AI
    +关注

    关注

    87

    文章

    26443

    浏览量

    264044
收藏 人收藏

    评论

    相关推荐

    Cadence扩充Tensilica IP产品阵容,强化汽车传感器融合计算能力

    Cadence® Tensilica® Vision 331 DSPVision 341 DSP
    的头像 发表于 03-14 11:38 403次阅读

    Cadence 扩充 Tensilica Vision 产品线,新增毫米波雷达加速器及针对汽车应用优化的新款 DSP

    算需求。新推出的 Cadence® Tensilica® Vision 331 DSPVision 341
    发表于 03-06 14:47 933次阅读
    <b class='flag-5'>Cadence</b> 扩充 <b class='flag-5'>Tensilica</b> <b class='flag-5'>Vision</b> 产品线,新增毫米波雷达加速器及针对汽车应用优化的新款 <b class='flag-5'>DSP</b>

    Cadence扩充Tensilica Vision产品线以应对汽车传感器融合计算需求

    单个 DSP 用于嵌入式视觉、雷达、激光雷达和 AI 处理,在性能提升的前提下,带来显著的面积优化、功耗和成本的降低
    的头像 发表于 03-05 10:35 221次阅读

    全志R128 DSP开发工具安装教程

    ://www.cadence.com/en_US/home/tools/ip/tensilica-ip/technologies.html Xplorer 下载链接:https://www.c
    发表于 12-28 17:21

    Cadence AI 驱动的多物理场系统分析解决方案助力纬创大幅提升产品开发速度

    日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,领先技术服务提供商 Wistron 已采用并部署了新的 AI 驱动的电磁(EM)设计同步分析工作流程,包括 Cadence
    的头像 发表于 12-25 10:10 197次阅读
    <b class='flag-5'>Cadence</b> <b class='flag-5'>AI</b> 驱动的多物理场系统分析解决方案<b class='flag-5'>助力</b>纬创大幅<b class='flag-5'>提升</b>产品开发速度

    Cadence推出全新HiFi和Vision DSP,为Tensilica IP产品阵容再添新成员,面向普适智能和边缘AI推理

    平台的 DSP 产品。 新增的 HiFi 和 Vision DSP 旨在满足各类应用不断增长的系统级性能AI 需求,为多种算法提供
    的头像 发表于 10-30 11:35 563次阅读

    【KV260视觉入门套件试用体验】三、开发板性能评估

    AI Starter Kit:(https://www.xilinx.com/products/som/kria/kv260-vision
    发表于 10-17 08:39

    Cadence推出全新一代AI IP和软件工具

    理器、通用型微处理器和 DSP。NeuroWeave Software Development Kit(SDK)是对 AI 硬件的补充,为开发人员提供了一站式 AI 软件解决方案,涵盖 Cad
    的头像 发表于 09-20 10:07 564次阅读

    Cadence 推出新一代 AI 驱动的 OrCAD X 平台,支持Cadence OnCloud,助力PCB设计提速 5 倍

    内容提要 生成式 AI 自动化,将布局布线时间由几天缩短到几分钟 集成 Cadence OnCloud,支持数据管理和合作,与易于使用的新版 layout 界面一起配合,有效提升设计人员的生产力
    的头像 发表于 09-14 13:40 1609次阅读
    <b class='flag-5'>Cadence</b> 推出新一代 <b class='flag-5'>AI</b> 驱动的 OrCAD X 平台,支持<b class='flag-5'>Cadence</b> OnCloud,<b class='flag-5'>助力</b>PCB设计提速 5 倍

    IP SoC China 2023 开幕在即,Cadence 携两场技术演讲与您相约!

    Tensilica Xtena  下一代体系架构 LX8 处理器平台 演讲摘要 在本次演讲中,您将了解到 Cadence Tensilica Xtensa LX8 的全新功能以及
    的头像 发表于 09-05 12:10 473次阅读
    <b class='flag-5'>IP</b> SoC China 2023 开幕在即,<b class='flag-5'>Cadence</b> 携两场技术演讲与您相约!

    Cadence 推出新一代可扩展 Tensilica 处理器平台,推动边缘普适智能取得新进展

    的基础。 Xtensa LX8 处理器提供了重要的新功能,旨在满足基于处理器的 SoC 设计不断高涨的系统级性能AI 需求,同时为客户提供经过能效优化的 Tensilica IP
    的头像 发表于 08-04 11:05 416次阅读
    <b class='flag-5'>Cadence</b> 推出新一代可扩展 <b class='flag-5'>Tensilica</b> 处理器平台,推动边缘普适智能取得新进展

    DB GlobalChip有效运用Cadence的Spectre FX和AMS Designer,将IP验证速度加快2倍

    和混合信号 IP,与现有流程相比,在达到所需精度的同时,可帮助提升 2 倍性能Cadence 的这款解决方案助力 DB GlobalCh
    的头像 发表于 06-25 12:25 604次阅读

    AI视觉检测在工业领域的应用

    医药行业:工业AI视觉检测系统可以用于检测药品包装、药品外观、药品标签、污损等。 总之,随着人工智能以及工业技术的不断发展,AI视觉检测系统将被广泛应用于各种行业,
    发表于 06-15 16:21

    Tensilica 助力汽车雷达开发

    本文翻译转载于:Cadence blog 作者:Paul McLellan 在 Linley Fall 处理器大会上,Cadence 的 David Bell 展示了如何利用 Tensilica
    的头像 发表于 06-08 19:25 414次阅读
    <b class='flag-5'>Tensilica</b> <b class='flag-5'>助力</b>汽车雷达开发

    Cadence 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示

    结合工艺技术的优势与 Cadence 业界领先的数字信号处理(DSP)SerDes 架构,全新的 112G-ELR SerDes IP 可以支持 45dB 插入损耗,拥有卓越的功耗、
    发表于 05-19 16:25 806次阅读
    <b class='flag-5'>Cadence</b> 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes <b class='flag-5'>IP</b> 展示