TMS320F28P550SJ 实时微控制器技术手册-电子发烧友网

TMS320F28P55x （F28P55x）是 C2000™ 实时微控制器系列的成员，该系列可扩展、超低延迟器件旨在提高电力电子器件的效率，包括但不限于：高功率密度、高开关频率，并支持使用 GaN 和 SiC 技术。
*附件：tms320f28p550sj.pdf

这些应用包括：

实时控制子系统基于 TI 的 32 位 C28x DSP 内核，可为从片上闪存或 SRAM 运行的浮点或定点代码提供 150MHz 的信号处理性能。浮点单元（FPU）、三角数学单元（TMU）和 VCRC（循环冗余校验）扩展指令集进一步增强了 C28x CPU，加快了对实时控制系统至关重要的常见算法。

CLA 允许从主 C28x CPU 中大量卸载常见任务。CLA 是一个独立的 32 位浮点数学加速器，与 CPU 并行执行。此外，CLA 具有自己的专用内存资源，可以直接访问典型控制系统中所需的关键外设。支持 ANSI C 的子集是标准配置，硬件断点和硬件任务切换等关键功能也是如此。

神经网络处理单元（NPU）可以支持使用预先训练的模型进行机器学习推理。NPU 能够达到 600–1200MOPS（每秒兆次运算），并支持 ARC 故障检测或电机故障检测的模型，与仅基于软件的实现相比，NPU 可提供高达 10 倍的 NN 推理周期改进。使用 TI 的 Edge AI Studio - Model Composer 或 Tiny ML Modelmaker 加载和训练模型以获得一组高级功能。C28x 的源代码由这些工具生成，无需手动编码。对于依赖自己的 AI 训练框架的客户，TI 的神经网络编译器可以帮助您移植 AI 模型，以便与许多基于 C28x 的 MCU 兼容。对于对参考解决方案感兴趣的用户，请请求访问 TI 的电弧故障检测项目或电机轴承故障检测项目。

F28P55x 支持高达 1088KB 的闪存，分为四个 256KB 存储体和一个 64KB 存储体，支持对一个存储体进行编程并在另一个存储体中并行执行。此外，还提供高达 133KB 的片上 SRAM 作为闪存的补充。

F28P55x 上的实时固件更新硬件增强功能允许从旧固件快速切换到新固件，从而在更新设备固件时最大限度地减少应用程序停机时间。

高性能模拟模块集成在 F28P55x 实时微控制器（MCU）上，并与处理和 PWM 单元紧密耦合，以提供最佳的实时信号链性能。24 个 PWM 通道，均支持与频率无关的分辨率模式，支持控制各种功率级，从三相逆变器到功率因数校正和高级多电平功率拓扑。

包含可配置逻辑块（CLB）允许用户添加自定义逻辑，并可能将类似 FPGA 的功能集成到 C2000 实时 MCU 中。

通过各种行业标准通信端口（如 SPI、SCI、I2C、PMBus、LIN 和 CAN FD）支持接口，并提供多个引脚多路复用选项以实现最佳信号放置。

特性

实时处理：
- 150MHz C28x 32 位 DSP CPU
- 相当于基于 300MHz Arm Cortex-M7® 的器件，具有实时信号链性能（请参阅展示 C2000™ 控制 MCU 优化信号链的实时基准测试应用说明®
- IEEE 754 单精度浮点单元（FPU32）
- 三角数学单元（TMU）
  - 支持非线性比例积分微分（NLPID）控制
- CRC 引擎和指令（VCRC）
可编程控制律加速器（CLA）
- 150兆赫
- 相当于基于 Arm Cortex-M7 的 200MHz® 器件，具有实时信号链性能（请参阅展示 C2000™ 控制 MCU 优化信号链的实时基准测试应用说明®
- IEEE 754 单精度浮点指令
- 独立于主 CPU 执行代码
片上存储器
- 1088KB 闪存（受 ECC 保护），跨 5 个独立存储区
  - 4 个 256KB 存储体
  - 一个 64KB 存储区，非常适合 LFU/Bootloaders/数据
- 8KB OTP（一次性可编程闪存）
- 133KB RAM（ECC/奇偶校验保护）
安全
- 安全启动
- JTAG 锁定
- 高级加密标准（AES）加速器
- 唯一标识（UID）号
时钟和系统控制
- 两个内部 10MHz 振荡器
- 晶体振荡器或外部时钟输入
- 窗口式看门狗定时器模块
- 缺少时钟检测电路
- 双时钟比较器（DCC）
3.3V I/O 设计
- 内部 VREG 生成允许单电源设计
- 掉电复位（BOR）电路
- 4 个 GPIO 上的 5V 故障安全和容错能力，支持 PMBUS/I2C
- 4 个 GPIO 上的 1.35V VIH 配置
系统外围设备
- 6 通道直接内存访问（DMA）控制器
- 91 个可单独编程的多路复用通用输入/输出（GPIO）引脚（22 个与模拟共享）
- 模拟引脚上的 17 个数字输入
- 增强型外设中断扩展（ePIE）
- 多种低功耗模式（LPM）支持
通信外围设备
- 一个电源管理总线（PMBus）接口
  - 支持 Fast Plus 模式 - 1MHz SCL
  - 选定引脚支持 5V/3.3V/1.35V VIH
- 两个内部集成电路（I2C）接口
- 具有灵活数据速率（CAN FD/MCAN）总线端口的双控制器局域网
  - 每个 MCAN 模块 4KB 消息 RAM，独立于系统内存
  - 如果未使用 MCAN，则能够将 RAM 重新用于 CPU 数据变量
- 1 个通用串行总线（USB 2.0 MAC + PHY）
- 两个串行外设接口（SPI）端口
- 三个 UART 兼容串行通信接口（SCI）
- 一个兼容 UART 的本地互连网络（LIN）接口
- 快速串行接口（FSI），带 1 个发射器和 1 个接收器（高达 200Mbps）
模拟系统
- 5 个 3.9MSPS、12 位模数转换器（ADC）
  - 多达 39 个外部通道（包括 1 个 gpdac 输出）
  - 每个 ADC 四个集成后处理模块（PPB）
- 四个窗口式比较器（CMPSS），带 12 位参考数模转换器（DAC）
  - 数字毛刺滤波器
  - CMPSS1 上的低 DAC 输出到引脚能力
- 1 个 12 位缓冲 DAC 输出
- 三个可编程增益放大器（PGA）
  - Unity 获得支持
  - 反相和非反相增益模式支持
  - 可编程输出滤波
增强的控制外设
- 24 个 ePWM 通道，其中 12 个通道具有高分辨率能力（150ps 分辨率）
  - 集成死区支持
  - 集成硬件跳闸区（TZ）
- 两个增强型捕获（eCAP）模块
- 三个增强型正交编码器脉冲（eQEP）模块，支持 CW/CCW作模式
- 嵌入式图形发生器（EPG）
可配置逻辑块（CLB）
- 2 张
- 增强现有的外设功能
- 支持位置管理器解决方案
神经网络处理单元（NPU）
- 针对深度卷积神经网络（CNN）进行了高度优化
- 可变权重和数据长度
  - 8 位和 4 位权重
  - 8 位和 4 位数据
- 600MOPS（每秒兆次作），在 75MHz 上，8bWx8bD
- 1200MOPS，75MHz，4bWx8bD
- 与 SW 技术相比，NN 推理性能提高了 10 倍
- 无需直接编码，TI AI 工具可生成固件库
- 专注于实时控制的边缘 AI 模型
  - ARC 故障示例
  - 电机故障示例
实时固件更新（LFU）
诊断特征
- 内存开机自检（MPOST）
以符合功能安全为目标
- 专为功能安全应用而开发
- 提供有助于 ISO 26262 和 IEC 61508 系统设计的文档
- 系统能力高达 ASIL D 和 SIL 3
- 硬件完整性高达 ASIL B 目标
安全相关认证
- 计划通过 TÜV SÜD 的 ISO 26262 认证，最高可达 ASIL B
套餐选项：
- 128 引脚薄型四方扁平封装（TQFP）[后缀为 PDT]
- 100 引脚扁平四方扁平封装（LQFP）[PZ 后缀]
- 80 引脚 TQFP [PNA 后缀]
- 64 引脚 LQFP [后缀 PM]
- 56 引脚超薄四方扁平封装无引脚（VQFN） [后缀 RSH]
温度选项：
- 结点（TJ）：–40°C 至 150°C