0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Imagination利用Cadence系统设计与验证工具开发节能半导体IP

Cadence楷登 来源: Cadence楷登 2025-03-07 19:11 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Imagination Technologies 成立于 1985 年,现已巩固了其作为半导体知识产权 (IP) 解决方案领先供应商的地位。公司以其创新的 IP 设计而闻名。这些高性能、高能效的 IP 处理器服务于多个技术领域,包括移动设备、汽车、消费电子人工智能物联网 (AIoT) 设备。

Imagination 的目标是助力汽车、消费电子、数据中心等行业解决复杂应用问题。该公司从零开始开发 IP 模块,旨在为客户提供优质产品。作为分块式延迟渲染技术的创造者,Imagination 有能力生产节能处理器。为了达到这一能效水平,他们使用了 Cadence 的 Verisium Manager、Xcelium Logic Simulation、Jasper 等工具。

c36713f4-fb3f-11ef-9310-92fbcf53809c.jpg

“Imagination 想要从整体上解决复杂的问题,我们构建的基础设施将帮助我们实现这一目标。如今,Imagination 的目标是助力汽车、消费电子、数据中心等行业,解决复杂的现实问题。

Imagination 是分块式延迟渲染技术的创造者,它掌握着几代原创技术和专利,因此有能力生产节能图形处理器。我们积极参与高度复杂的软件开发,确保我们的硬件能够高效且节能地运行,这就是我们的工作。RTL 设计通常聚焦于验证设计意图,我们大规模地使用 Xcelium 验证工具来执行数千秒的仿真,并使用 Verisium Manager 等工具来管理这些数据和上下文,实现设计收敛和签核。

在解决这些难题时,需要深入关注问题本身。因此,拥有一款每次都能派上用场的工具非常重要。Cadence 为我们提供了这样的工具。

—— Ozgur Ozkurt ( Senior Director of Hardware Engineering, Imagination )

“实际上,我们主要给客户提供授权 IP,我们正在从零开始开发 IP 模块,我们在内部进行设计和验证,尽可能地提高 IP 质量。

当前的 Formal 验证工作是由专家团队负责,但这是整体战略的一部分。我们希望将来可以将 Verisium Manager 与各类指标联系起来,从基于功能的验证计划开始,结合使用 Jasper 获取的形式化结果,或使用来自 Xcelium 工具的仿真结果,以及覆盖率反馈。近日,我们还开始使用第三方覆盖扩展技术。这让我们十分振奋。我们利用这种技术提升架构覆盖率,即我们在 C 模型验证中收集的覆盖率,将这一数据反馈给 Verisium Manager,这样,我们就能全面了解所有这些不同方法。

我喜欢 Verisium Manager 的一点是,它让我们不再局限于验证或受制于指标。实际上,我们上升了一个抽象层次,开始思考客户最需要什么,客户需要的是功能完备的产品。如果我们从这个需求出发,便可将其分解为具体的功能。这样一来,功能就成为了我们验证的驱动力,而不仅仅是指标。我们使用指标来评估功能验证效果,但它们并非控制因素。

Verisium Manager 为我们提供了很大的帮助,而验证规划方法论则帮助我们提升抽象层次,进而提高工作效率。

—— Pim Palmen ( Verification Architect, Imagination )

我想每个人都会告诉你,Verisium Manager 让他们的工作变得轻松了许多。对于我来说,我们能够看到以前被丢弃的所有数据,这些数据都集中在一个数据库中,我们能够基于这些数据构建视图,这一切都被无缝集成在 Verisium Manager 中并映射至项目的验证计划。”

—— Kush Raval (Software Engineer, Imagination)

2025 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    68

    文章

    1040

    浏览量

    147514
  • IP
    IP
    +关注

    关注

    5

    文章

    1894

    浏览量

    157026
  • 系统设计
    +关注

    关注

    0

    文章

    175

    浏览量

    22900
  • imagination
    +关注

    关注

    1

    文章

    627

    浏览量

    63554
  • 半导体IP
    +关注

    关注

    0

    文章

    8

    浏览量

    13077

原文标题:Imagination 利用 Cadence 系统设计与验证工具开发节能半导体 IP

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    高云半导体3G SDI接口IP正式发布

    广东高云半导体科技股份有限公司(以下简称“高云半导体”)宣布,其自主研发的3G SDI(串行数字接口)接口IP核心已完成全面测试并正式向市场发布。为展示该IP的成熟度与稳定性,高云
    的头像 发表于 05-12 16:21 312次阅读

    定制IP如何赋能新兴产业增长,并推动半导体创新实现下一次飞跃

    在芯片设计行业中,IP核(IP Core)或称硅IP半导体IP或设计IP是指预先设计的、经充分
    的头像 发表于 05-07 17:58 1125次阅读
    定制<b class='flag-5'>IP</b>如何赋能新兴产业增长,并推动<b class='flag-5'>半导体</b>创新实现下一次飞跃

    Cadence 与 Google 合作,利用 ChipStack AI Super Agent 在 Google Cloud 上扩展 AI 驱动的芯片设计

    ,打造一个代理驱动、可扩展、云原生的新一代芯片设计与验证平台。 Cadence ChipStack AI Super Agent 将先进的代理推理能力与 Cadence 的 EDA 解决方案相结合,可为数字设计、
    的头像 发表于 04-24 13:22 230次阅读

    Cadence与Google合作,利用ChipStack AI Super Agent在Google Cloud上扩展AI驱动的芯片设计

    Cadence ChipStack AI Super Agent 集成 Google Gemini 模型,加速新一代代理驱动型设计自动化 中国上海,2026 年 4 月 24 日 —— 半导体系统
    的头像 发表于 04-24 10:36 2501次阅读

    半导体嵌入式单元测试的核心技术、工具选型与落地全流程

    是日本GAIOTECHNOLOGY公司专为嵌入式系统开发的自动化单元测试工具,它在传统测试工具的基础上实现了多项核心技术突破,解决了半导体嵌入式软件测试中的诸多痛点。2.1.1 目标代
    发表于 03-06 14:55

    Cadence 推出 ChipStack™ AI Super Agent,开辟芯片设计与验证新纪元

    解决方案——ChipStack™ AI Super Agent,标志着在重新定义半导体设计方式上迈出了变革性的一步。Cadence® ChipStack AI Super Agent 是全球首个用于自动化
    的头像 发表于 03-02 13:40 386次阅读

    小华半导体数字电源算法配置工具DPACT介绍

    小华半导体数字电源算法配置工具(DPACT)是一款基于公司丰富参考设计方案,专为电力电子控制算法开发而设计的图形化开发工具。该工具深度集成X
    的头像 发表于 02-11 11:28 554次阅读
    小华<b class='flag-5'>半导体</b>数字电源算法配置<b class='flag-5'>工具</b>DPACT介绍

    Cadence推出高可靠性LPDDR5X 9600Mbps内存IP系统解决方案

    Cadence 经过量产验证的 LPDDR5X IP 与微软的先进冗余独立双倍数据速率阵列(RAIDDR)纠错码(ECC)编码方案,实现了兼具高性能、低功耗与稳健可靠性的强强组合。微软已成为首个部署该新款
    的头像 发表于 01-21 15:00 870次阅读

    芯源半导体在物联网设备中具体防护方案

    (一)数据传输安全防护方案​ 在物联网设备与云端、其他设备进行数据传输时,芯源半导体安全芯片通过以下方式保障数据传输安全:​ 数据加密传输:利用安全芯片内置的硬件加密引擎,对传输的数据进行加密处理
    发表于 11-18 08:06

    今日看点:Cadence宣布收购ChipStack;德州仪器启用马六甲第二组装测试工厂

    Cadence宣布收购 ChipStack 业内消息指出,半导体软件巨头 Cadence Design Systems 同意收购ChipStack,这是一家位于西雅图的初创公司,致力于开发人工
    发表于 11-11 10:25 594次阅读

    智多晶EDA工具HqFpga软件的主要重大进展

    图、时序分析等。HQ支持Windows、Linux操作系统利用HQ设计套件,设计人员能够实现高效率的FPGA工程开发与调试验证
    的头像 发表于 11-08 10:15 4102次阅读
    智多晶EDA<b class='flag-5'>工具</b>HqFpga软件的主要重大进展

    中芯国际收购英国某半导体IP公司?回应来了

    电子发烧友网综合报道 2025年7月8日,针对近期市场流传的“中芯国际拟收购英国某半导体IP公司以强化先进制程技术储备”的传闻,电子发烧友网记者向Imagination求证消息真假时,工作人员明确
    的头像 发表于 07-09 01:14 3022次阅读
    中芯国际收购英国某<b class='flag-5'>半导体</b><b class='flag-5'>IP</b>公司?回应来了

    瑞乐半导体——TC Wafer晶圆测温系统半导体行业的应用场景

    TCWafer晶圆测温系统凭借其卓越的性能指标和灵活的配置特性,已在半导体制造全流程中展现出不可替代的价值。其应用覆盖从前端制程到后端封装测试的多个关键环节,成为工艺开发和量产监控的重要工具
    的头像 发表于 07-01 21:31 956次阅读
    瑞乐<b class='flag-5'>半导体</b>——TC Wafer晶圆测温<b class='flag-5'>系统</b>在<b class='flag-5'>半导体</b>行业的应用场景

    EDA是什么,有哪些方面

    物理验证(如电磁兼容性分析)和数学优化,确保设计可靠性。 可重用性:支持IP核集成,复用预设计模块(如标准单元库、存储器编译器),提升开发效率。 多学科融合:结合计算机科学、电子工程和半导体
    发表于 06-23 07:59

    Cadence推出HBM4 12.8Gbps IP内存系统解决方案

    近日,Cadence(NASDAQ:CDNS)近日宣布推出业界速度最快的 HBM4 12.8Gbps 内存 IP 解决方案,以满足新一代 AI 训练和 HPC 硬件系统对 SoC 日益增长的内存带宽
    的头像 发表于 05-26 10:45 1850次阅读