0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

直播预告|智算时代,如何通过 N-Trace 助力 RISC-V 性能优化

RISCV国际人才培养认证中心 2025-01-10 17:53 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

RISC-V N-Trace(基于 Nexus 的跟踪)是针对 RISC-V 体系结构的调试和跟踪技术。该技术通过定义一个跟踪编码器组件,并建立在广为人知的 Nexus IEEE-ISTO 5001 标准之上。RISC-V 国际基金会成立了 N-Trace 工作组,该工作组的目标是利用被广泛使用且有着良好文档支持的 IEEE-ISTO 5001 Nexus 跟踪标准,将其作为针对 RISC-V 架构的等效解决方案的基础,专门用于支持 RISC-V ISA 内核、Harts 以及 SoC/MCU 设计的跟踪功能。


2024 年 RISC-V 北美峰会上,RISC-V 国际基金会正式通过 N-Trace 标准规范。该标准的发布,可以为高性能计算提供性能分析,提升系统性能;为安全关键系统提供验证,保证系统代码检测覆盖,为各场景的开发带来提升。同年早些时候,RISC-V 欧洲峰会上已有关于 RatifiedN- Trace Specification 的相关系统性分享,大家也可以点击视频了解更多。


截至目前,RISC-V 跟踪有三个基本规范:

  • RISC-V N-Trace (基于 Nexus 的跟踪)规范
  • RISC-V 跟踪控制接口规范
  • RISC-V 跟踪连接器规范

早在 2022 年,玄铁团队就与劳特巴赫针对 RISC-V CPU 调试展开合作。劳特巴赫是调试和跟踪工具领域的全球领导者,自 RISC-V 基金会成立以来一直是其战略成员,为 RISC-V 调试标准以及未来的 RISC-V E-Trace 和 N-Trace 跟踪标准作出了重要贡献。在 2024 年的 RISC-V 欧洲峰会上,劳特巴赫以 "RISC-V 调试变得简单" 为题,展示了 TRACE32 调试和跟踪工具如何在复杂情况下为开发人员提供支持,并向工程师开发者展示了如何利用正确的工具和调试策略克服异构场景中的任何调试挑战、解释如何使用单个调试接口和单个 debug probe 同时调试 RISC-V 和其他架构的内核,以深入了解整个嵌入式系统

本期直播我们有幸邀请到来自劳特巴赫的曹龑,与达摩院玄铁团队高级技术专家尚云海、玄铁团队技术服务专家金先哲一同与大家探讨 N-Trace 助力 RISC-V 性能优化方案。大家有机会能够全面了解玄铁处理器调试系统、玄铁从 Debug 到 Trace 的玄铁 CPU 进化之路,以及为应对持续增长的智算需求,双方如何通过 N-Trace 释放玄铁处理器调试潜能,更好地进行产品优化,从而服务市场。


直 播 信 息

直播主题智算时代,如何通过 N-Trace 助力 RISC-V 性能优化直播时间 2025 年 1 月 16 日(周四)19:00直播平台 21ic 电子网、XuanTie玄铁视频号

b2dad17a-cf38-11ef-9434-92fbcf53809c.png


b2f6056c-cf38-11ef-9434-92fbcf53809c.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    11378

    浏览量

    226509
  • 体系结构
    +关注

    关注

    0

    文章

    29

    浏览量

    9977
  • RISC-V
    +关注

    关注

    49

    文章

    2996

    浏览量

    53764
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    直播预告|玄铁 x Canonical:从本地推理到 AI 工厂,基于 RISC-V 的 AI 基础设施创新路径探讨

    大模型浪潮下,AI 力正向“本地推理”与“AI 工厂”两极延伸,而传统架构在低延迟与规模化之间往往顾此失彼。RISC-V 的可定制特性,提供了一条新路径——端侧精简高效,云侧通过众核与矩阵增强向上
    发表于 05-15 12:15

    Powered by XuanTie,Qwen Inside:阿里通义大模型携手玄铁 RISC-V开启“端侧智能”新纪元

    的优势,深度融合,正式推出“Powered by XuanTie,Qwen Inside”技术战略——通义大模型算法与基于开源 RISC-V 架构的玄铁处理器将通过软硬全链路协同优化,实现通义大模型家族在
    的头像 发表于 01-12 11:49 487次阅读
    Powered by XuanTie,Qwen Inside:阿里通义大模型携手玄铁 <b class='flag-5'>RISC-V</b>开启“端侧智能”新纪元

    重磅合作!Quintauris 联手 SiFive,加速 RISC-V 在嵌入式与 AI 领域落地

    SoC 开发流程,帮开发者省时间; 优化下一代 RISC-V 设计的性能和能效,进一步拉高性能上限; 把 RISC-V 打造成能和传统专有
    发表于 12-18 12:01

    RISC-V赋能云网智 | 中国移动与赛昉科技邀请行业专家共话RISC-V赋能云网智

    11月18日,以“融合多元力,换新AI未来”为主题的多样性力产业发展大会2025于北京举办,其中,中国移动研究院与赛昉科技合作举办了大会的专题论坛——RISC-V赋能云网智。一直
    的头像 发表于 11-20 17:48 1727次阅读
    <b class='flag-5'>RISC-V</b>赋能云网智<b class='flag-5'>算</b> | 中国移动与赛昉科技邀请行业专家共话<b class='flag-5'>RISC-V</b>赋能云网智<b class='flag-5'>算</b>

    为什么RISC-V是嵌入式应用的最佳选择

    最近RISC-V基金会在社交媒体上发文,文章说物联网和嵌入式系统正在迅速发展,需要更高的计算性能、更低的功耗和人工智能。RISC-V是为未来而建的,包括超高效的MCU到高性能应用处理器
    的头像 发表于 11-07 10:09 1975次阅读

    提高RISC-V在Drystone测试中得分的方法

    性能:内存的读写速度、延迟和带宽等都会影响到 Drystone 的性能。 指令集优化:对RISC-V指令集的优化也会影响
    发表于 10-21 13:58

    明晚开播 |开源芯片系列讲座第28期:高性能RISC-V微处理器芯片

    鹭岛论坛开源芯片系列讲座第28期「高性能RISC-V微处理器芯片」明晚(30日)20:00精彩开播期待与您云相聚,共襄学术盛宴!|直播信息报告题目高性能
    的头像 发表于 07-29 17:02 1618次阅读
    明晚开播 |开源芯片系列讲座第28期:高<b class='flag-5'>性能</b><b class='flag-5'>RISC-V</b>微处理器芯片

    普华基础软件亮相2025 RISC-V中国峰会

    此前,7月16日至18日,第五届RISC-V中国峰会在上海盛大召开。普华基础软件副总经理兼战略研究院院长张晓先受邀参会,发表《开源小满助力RISC-V软硬协同生态发展》主题演讲,分享了开源小满
    的头像 发表于 07-28 16:51 1448次阅读
    普华基础软件亮相2025 <b class='flag-5'>RISC-V</b>中国峰会

    借势 RISC-V与 AI 浪潮,元石智打造力新范式

    在AI技术飞速发展的当下,力需求呈指数级增长,成为推动行业前行的核心动力。与此同时,RISC-V架构凭借其开源、灵活、可定制等特性,正逐渐崭露头角,为AI力领域带来全新变革。 在AI
    的头像 发表于 07-25 14:51 884次阅读
    借势 <b class='flag-5'>RISC-V</b>与 AI 浪潮,元石智<b class='flag-5'>算</b>打造<b class='flag-5'>算</b>力新范式

    时擎科技亮相2025 RISC-V中国峰会,深度解析高性能RISC-V SoC技术挑战与创新

    2025年7月16-18日,第五届RISC-V中国峰会在上海张江科学会堂成功举办,作为全球RISC-V领域顶级盛会之一,本届峰会汇聚了数百家企业、研究机构及开源社区,共同探讨RISC-V生态
    的头像 发表于 07-21 17:37 1954次阅读
    时擎科技亮相2025 <b class='flag-5'>RISC-V</b>中国峰会,深度解析高<b class='flag-5'>性能</b><b class='flag-5'>RISC-V</b> SoC技术挑战与创新

    知合计算:RISC-V架构创新,阿基米德系列剑指高性能计算

    在于更高的能效性能。这主要取决于单位性能的提升,以及先进工艺带来的PPA优化。只有出现标杆性的产品才能真正引领整个RISC-V性能计算软硬
    的头像 发表于 07-18 14:17 3122次阅读
    知合计算:<b class='flag-5'>RISC-V</b>架构创新,阿基米德系列剑指高<b class='flag-5'>性能</b>计算

    孟建熠:攀登 RISC-V性能高峰,打造标杆产品

    RISC-V 在高性能计算领域的崛起,是近年来全球芯片架构竞争的重要趋势之一。其开源、灵活、可扩展的特性,使其在高性能处理器设计、人工智能优化
    发表于 07-17 15:56 5066次阅读

    直播预约 |开源芯片系列讲座第28期:高性能RISC-V微处理器芯片

    鹭岛论坛开源芯片系列讲座第28期「高性能RISC-V微处理器芯片」7月30日(周三)20:00精彩开播期待与您云相聚,共襄学术盛宴!|直播信息报告题目高性能
    的头像 发表于 07-14 17:34 1554次阅读
    <b class='flag-5'>直播</b>预约 |开源芯片系列讲座第28期:高<b class='flag-5'>性能</b><b class='flag-5'>RISC-V</b>微处理器芯片

    智芯公司RISC-V性能CPU芯片获得权威认可

    近日,智芯公司自主研发的RISC-V性能CPU芯片通过工信部直属中国电子技术标准化研究院赛西实验室检测,标志着智芯公司在RISC-V性能
    的头像 发表于 06-16 17:32 1876次阅读

    RISC-V架构下的编译器自动向量化

    性能力生态的建设,正投入编译器自动向量化优化等多项关键技术,全面助力RISC-V的高性能发展
    的头像 发表于 06-06 16:59 1583次阅读
    <b class='flag-5'>RISC-V</b>架构下的编译器自动向量化