0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

集成电路电磁兼容性及应对措施相关分析(三)—集成电路ESD 测试与分析

廖竹君 来源:上海雷卯电子科技有限公 作者:上海雷卯电子科技 2024-12-20 09:14 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

测量对于确定 IC 的 EMC 特性是必要的。只有准确了解 IC 的 EMC 特性,才能在生产前采取有效的预防措施,提高产品的抗 ESD 能力和 EMC 性能,避免后期因 ESD 干扰导致的产品故障和成本增加等问题 。

三、集成电路ESD 测试与分析

1、测试环境与电场产生

图5 使用 ESD 发生器的测量设置l 测试环境,集成电路(IC)被放置在一个由接地平面、隔离垫圈环和场源形

wKgZPGdkAI2AVBhtAACwcvHvxV0638.png

成的屏蔽空间内。接地平面:可起到接地保护和屏蔽电磁干扰的作用;隔离垫圈:用于确定场源与IC之间的距离;场源:则是产生电场的关键部件;通过隔离垫圈,场源被设置在集成电路上方特定高度处。场源包含一个电极,测试电压脉冲会被施加到该电极上,电极进而产生一个确定的电场,集成电路就处于这个电场之中。这种设置能够为集成电路提供一个可控制且相对稳定的电场环境,以便进行相关测试.

l 场源可以产生多种在实际中可能出现的测试脉冲。例如,在实际使用中,脉

冲的上升时间可能会出现 200 皮秒、1 纳秒和 5 纳秒等不同情况,这使得

测试能够更贴近真实的工作场景,更准确地评估集成电路在各种实际电场条件下的性能。

l 测试过程中,电极电压会逐渐增加,直至达到集成电路的抗扰度水平。通过

这种方式,可以确定集成电路在不同电场强度下的耐受能力,为评估其可靠性和稳定性提供重要依据。

2、静电放电事件中的磁场影响

l 在静电放电(ESD)事件期间,结构部件可能会产生额外的磁场. 例如,当

ESD发生时,放电电流会在结构部件周围形成磁场,这些磁场可能会与集成电路(IC)相互作用,从而干扰IC的正常运行。

l 利用相同的测量设置和一个磁场源确定IC的磁场抗扰度水平,这种方法能够

在相对统一的条件下,对 IC 抵抗磁场干扰的能力进行量化评估,以便更好地了解 IC 在不同磁场强度和频率下的性能表现。

l 故障模式分析:在进行上述测量时,需要对集成电路的故障模式进行分析。

在不同测试条件下出现的故障情况,如逻辑错误、输出异常、死机等,可以深入了解其在电场和磁场干扰下的薄弱环节,为改进设计和提高可靠性提供有价值的信息。

表 1 列出了针对一个微控制器的静电放电抗扰度测量结果,通常情况下,干扰脉冲上升时间越短,其频谱越宽,对 IC 的干扰能力可能越强。表 1 中的数据可以帮助工程师更直观地了解微控制器在不同 ESD 脉冲上升时间下的抗扰度性能,进而为系统级的 ESD 防护设计提供依据。

测量装置确定 EMC 参数,这些参数对于评估 IC 在电磁环境中的性能和兼容性至关重要,包括抗扰度、发射水平等指标。

3、关于集成电路受外部电磁场干扰的问题

如果电场或磁场从外部干扰集成电路,改变布局作为对策是不合适的。在这

种情况下,唯一有用的补救措施是改变机械设计。

l 屏蔽作用:通过改变机械设计,可以为 IC 增加有效的电磁屏蔽措施。例如,

使用金属外壳或屏蔽罩将 IC 包裹起来,这样可以阻挡外部电磁场的进入,从而保护 IC 免受干扰。

l 距离和方向调整:合理地调整 IC 与外部电磁场源之间的距离和相对方向,

也属于机械设计的范畴。增加距离可以降低电磁场的强度,而改变相对方向则可能使 IC 处于电磁场较弱的区域。如大型变压器周围的电磁场分布不均匀,通过调整 IC 的位置和方向,使其远离强磁场区域或与磁场方向平行,可以减少磁场对其的影响。

4、针对散热器强电场的具体应对措施

对于图 1 中的具体示例,可以采取以下对策,其中 IC 上方的散热器会产生强电场:

l 增加电子模块和散热器之间的接触弹簧数量,可以改善两者之间的热传导。

l 在集成电路(IC)上方布置局部屏蔽罩,如图 3 所示。这主要是为了减少外

部电磁场对 IC 的干扰,保护其内部的敏感信号和电路。如果可能的话,用屏蔽罩将模块全方位封闭起来,并可能配备穿心滤波器。这样做可以提供更全面的电磁屏蔽效果,防止外部电磁场进入模块内部,同时也能阻止模块内部产生的电磁辐射泄漏到外部。

l 将 IC 移动到无电磁场的一侧,但这样做会导致冷却无法进行。这是一种在

电磁兼容性和散热之间进行权衡的措施。当 IC 受到电磁场干扰问题较为严重,且其他电磁屏蔽措施难以实施或效果不佳时,可以考虑将其移动到远离电磁场源的位置。需要注意的是,该位置可能不利于散热,因此需要综合考虑 IC 的工作温度范围、散热要求以及电磁环境等因素。

l 增加 IC 和散热器之间的间隙:这样做可能会对散热产生一定的影响,但在

某些情况下,如需要避免两者之间的电气耦合或机械干涉时,是一种可行的方法。然而,这可能会导致散热效率下降,因此需要根据具体情况进行评估和优化,例如通过增加其他散热措施来弥补间隙增大带来的散热损失。

综上所总之,可以说,就开发抗干扰组件的时间和成本节约而言,提前了解微控制器的 ESD 参数是非常有益的。这意味着必须测量微控制器的 ESD 参数。该信息将允许在组件开发期间尽早规划必要的对策,以确保整个组件具有抗干扰性。

上海雷卯电磁兼容实验室,可以测试 IEC61000 系列标准:30KV 静电、1.2/50μS 和 8/20μS 浪涌、10/700μS 浪涌、10/1000μS 浪涌、ISO7637-2/5a/5b 抛负载、群脉冲 4KV EFT,半导体器件的性能 V-I 电感,电容测试,EMI 摸底等等。

检测设备/检测项目明细如下:

Leiditech雷卯电子致力于成为电磁兼容解决方案和元器件供应领导品牌,供应ESD,TVSTSSGDT,MOV,MOSFET,Zener,电感等产品。雷卯拥有一支经验丰富的研发团队,能够根据客户需求提供个性化定制服务,为客户提供最优质的解决方案。

wKgZO2dkAI2AbN6fAAH8d1_5X8I895.png



审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5446

    文章

    12469

    浏览量

    372701
  • ESD
    ESD
    +关注

    关注

    50

    文章

    2375

    浏览量

    178867
  • 电磁兼容性
    +关注

    关注

    7

    文章

    482

    浏览量

    34605
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    电磁兼容电磁干扰在电磁兼容性大数据分析中的智能管理平台

    电磁兼容电磁干扰在电磁兼容性大数据分析中的智能管理系统
    的头像 发表于 09-17 14:58 381次阅读
    <b class='flag-5'>电磁兼容</b>与<b class='flag-5'>电磁</b>干扰在<b class='flag-5'>电磁兼容性</b>大数据<b class='flag-5'>分析</b>中的智能管理平台

    电磁兼容电磁干扰在电磁兼容性大数据分析中的智能管理系统

    电磁兼容电磁干扰在电磁兼容性大数据分析中的智能管理系统
    的头像 发表于 09-17 14:42 592次阅读
    <b class='flag-5'>电磁兼容</b>与<b class='flag-5'>电磁</b>干扰在<b class='flag-5'>电磁兼容性</b>大数据<b class='flag-5'>分析</b>中的智能管理系统

    中国集成电路大全 接口集成电路

    资料介绍本文系《中国集成电路大全》的接口集成电路分册,是国内第一次比较系统地介绍国产接口集成电路的系列、品种、特性和应用方而知识的书籍。全书共有总表、正文和附录部分内容。总表部分列有
    发表于 04-21 16:33

    音响EMC电磁兼容性测试整改:让音乐之旅不受电磁干扰

    南柯电子|音响EMC电磁兼容性测试整改:让音乐之旅不受电磁干扰
    的头像 发表于 04-21 11:17 817次阅读
    音响EMC<b class='flag-5'>电磁兼容性</b><b class='flag-5'>测试</b>整改:让音乐之旅不受<b class='flag-5'>电磁</b>干扰

    半导体电磁兼容测试的必备装备---TEM小室

    GB/T42968.2-2024《集成电路电磁抗扰度测量第2部分:辐射抗扰度测量TEM小室和宽带TEM小室法》国家标准于2024年10月26日发布,并自同日起实施。该标准旨在为集成电路电磁兼
    的头像 发表于 04-10 09:48 987次阅读
    半导体<b class='flag-5'>电磁兼容</b><b class='flag-5'>测试</b>的必备装备---TEM小室

    摄像机EMC电磁兼容性测试整改:源头消除电磁干扰

    深圳南柯电子|摄像机EMC电磁兼容性测试整改:源头消除电磁干扰
    的头像 发表于 03-27 10:04 829次阅读

    开关电源的PCB版图设计及其电磁兼容分析(建议下载!)

    电路PCB的电磁兼容、信号完整和电源完整等问题一步步凸显出来,并且相互紧密地交织在一起。其中最基础的无疑是PCB版图的设计,元器件的选取、布局的合理性、
    发表于 03-08 10:13

    科研分享|智能芯片与异构集成电路电磁兼容问题

    引言中国电子标准院集成电路电磁兼容工作小组于10月29日到10月30日在贵阳隆重召开2024年会,本次会议参会集成电路电磁兼容领域的研发机构、重点用户及科研院所、半导体设计公司、芯片厂
    的头像 发表于 03-06 10:41 1328次阅读
    科研分享|智能芯片与异构<b class='flag-5'>集成电路</b><b class='flag-5'>电磁兼容</b>问题

    集成电路设计中静态时序分析介绍

    本文介绍了集成电路设计中静态时序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其优势和局限性。   静态时序分析(Static Timin
    的头像 发表于 02-19 09:46 1305次阅读

    集成电路为什么要封胶?

    环境因素的损害。封胶作为一种有效的保护措施,能够隔绝这些有害物质,防止它们对集成电路造成侵害,从而确保集成电路的稳定性和可靠。增强机械强度:封胶能够增强
    的头像 发表于 02-14 10:28 871次阅读
    <b class='flag-5'>集成电路</b>为什么要封胶?

    集成电路电磁兼容性应对措施相关分析()集成电路ESD 测试分析

    测量对于确定IC的EMC特性是必要的。只有准确了解IC的EMC特性,才能在生产前采取有效的预防措施,提高产品的抗ESD能力和EMC性能,避免后期因ESD干扰导致的产品故障和成本增加等问题集成电
    的头像 发表于 12-23 09:53 1361次阅读
    <b class='flag-5'>集成电路</b><b class='flag-5'>电磁兼容性</b>及<b class='flag-5'>应对</b><b class='flag-5'>措施</b><b class='flag-5'>相关</b><b class='flag-5'>分析</b>(<b class='flag-5'>三</b>)<b class='flag-5'>集成电路</b><b class='flag-5'>ESD</b> <b class='flag-5'>测试</b>与<b class='flag-5'>分析</b>

    集成电路电磁兼容性应对措施相关分析(一) 电子系统性能要求与ESD问题

    此专题将从个方面来分享:一、电子系统性能要求与ESD问题二、集成电路ESD问题应对措施
    的头像 发表于 12-19 18:51 1061次阅读
    <b class='flag-5'>集成电路</b><b class='flag-5'>电磁兼容性</b>及<b class='flag-5'>应对</b><b class='flag-5'>措施</b><b class='flag-5'>相关</b><b class='flag-5'>分析</b>(一) 电子系统性能要求与<b class='flag-5'>ESD</b>问题

    集成电路电磁兼容性应对措施相关分析(二)—集成电路ESD问题应对措施

    至关重要。预防措施能够将 ESD 抗扰度提高到约 15kV,这表明通过合理的设计和防护,可以有效降低 ESD 对电子模块的影响 二、ESD问题应对
    的头像 发表于 12-18 09:44 901次阅读
    <b class='flag-5'>集成电路</b><b class='flag-5'>电磁兼容性</b>及<b class='flag-5'>应对</b><b class='flag-5'>措施</b><b class='flag-5'>相关</b><b class='flag-5'>分析</b>(二)—<b class='flag-5'>集成电路</b><b class='flag-5'>ESD</b>问题<b class='flag-5'>应对</b><b class='flag-5'>措施</b>

    集成电路电磁兼容性应对措施相关分析(一) — 电子系统性能要求与ESD问题

    此专题将从个方面来分享: 一、电子系统性能要求与ESD问题 二、集成电路ESD问题应对措施
    的头像 发表于 12-17 09:24 808次阅读
    <b class='flag-5'>集成电路</b><b class='flag-5'>电磁兼容性</b>及<b class='flag-5'>应对</b><b class='flag-5'>措施</b><b class='flag-5'>相关</b><b class='flag-5'>分析</b>(一) — 电子系统性能要求与<b class='flag-5'>ESD</b>问题

    电线EMC电磁兼容性测试整改:破解电磁干扰的难题

    深圳南柯电子|电线EMC电磁兼容性测试整改:破解电磁干扰的难题
    的头像 发表于 12-11 11:19 1283次阅读
    电线EMC<b class='flag-5'>电磁兼容性</b><b class='flag-5'>测试</b>整改:破解<b class='flag-5'>电磁</b>干扰的难题