0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

奇异摩尔32GT/s Kiwi Link Die-to-Die IP全面上市

奇异摩尔 来源: 奇异摩尔 2024-12-10 11:33 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

随着带宽需求飙升至新高度,多芯粒系统正成为许多应用领域的解决方案。通过在单一封装中异构集成多个芯粒,Chiplet芯粒系统能够为人工智能、高性能计算和超大规模数据中心提供更高的处理能力和性能。一系列技术创新为多芯粒系统的出现铺平了道路,其中关键的一项创新是UCIe标准。UCIe标准于2022年3月推出,是芯粒互联国际标准,UCIe有助于构建一个更广泛的、经过验证的芯粒生态系统。

奇异摩尔是最早一批加入UCIe 联盟的成员,从成立至今持续致力于芯粒生态的建设。经过不断的研发并积极践行UCIe标准,现荣幸宣布基于UCIe 1.1v的32GT/s Kiwi Link Die-to-Die IP正式问世。奇异摩尔将在后天举行的ICCAD 2024展会上全面展示该创新产品并提供1v1的专业技术交流

01奇异摩尔32GT/s Kiwi Link

Die-to-Die IP 全面上市

奇异摩尔提供完整的UCIe Die-to-Die IP解决方案,包括Controller,PHY和验证完成的IP。该款IP Standard版本以32Gbps的速度运行,实现芯粒之间的超高速互联通信,同时保持完全符合UCIe 1.1版本规范。

dd48365e-b60c-11ef-93f3-92fbcf53809c.png

奇异摩尔的UCIe Die-to-Die IP包含基于了UCIe标准的低时延Controller(控制器),它包括Die-to-Die Adapter 和Protocol Layer 负责Sideband信息的收发实现Link bring up和Link magement,负责Mainband数据的发送和接收。UCIe Controller内部Die-to-Die Adapter Adapter 和Protocol Layer之间支持FDI接口, UCIe Controller与PHY之间支持RDI接口。

奇异摩尔UCIe Die-to-Die IP提供了卓越的高带宽、极低延迟和较高的可兼容性。为了确保链路传输的可靠性,该IP支持CRC(循环冗余码)检查和重传机制。其设计适用于单模块和多模块配置,并能够应用于多种封装形式,包括标准封装及先进封装。

产品主要亮点

1符合UCIe v1.1 国际互联标准;

2带宽32Gbps速率、延迟ns;

3提供基于UCIe 的多芯粒低延迟的Controller (控制器);

4支持单模块和多模块 UCIe 配置;

5支持多种协议包括PCIe、CXL 及Streaming协议;

6支持多种封装形态(标准封装/先进封装);

02Kiwi Link Die-to Die IP

差异化特性 (UCIe 标准外)

物理层是封装介质的电气接口。它包括支持高速数据收发的电气PHY,以及可实现链路初始化、训练和校准算法以及测试和修复功能的逻辑 PHY。

dd64c85a-b60c-11ef-93f3-92fbcf53809c.png

UCIe 提供了两大数据通路:Mainband 及 Sideband。Mainband 用来传输业务数据流,Sideband 用来来处理一些 链路训练、链路管理、参数交换及寄存器访问 等非数据传输业务。Sideband 作为 Mainband 的 Back Channel,能够简化UCIE中的链路训练、链路管理和D2D参数交换,简化数据链路的建立过程、提升 Mainband 的带宽利用率、简化 Mainband 设计复杂度。

物理层的Mainband和Sideband 在进行链路初始化和训练需要平衡链路两侧的UCIe Die的速率,达到速率一致性。一般的UCIe Die-to-Die IP 仅支持32>24>16>12>8>4 GT/s 阶梯形态的速率下降。奇异摩尔Kiwi Link Die-to-Die IP 使用精确的速率控制管理仅以0.8Gbps对两侧Die的速率进行微调下降,从而保证Die与Die之间仍旧维持较高的速率通信。

产品验证

我们的IP产品全面经过UCIe 1.1 从物理层合规、Die to Die适配层合规及协议层合规等多个维度进行测试认证包括回环测试/Die-to-Die互连测试/信号质量测试并提供完整真实可靠的测试报告,满足客户所需的IP验证需求。

应用范围

人工智能/智算中心及其他边缘计算用所需大算力扩展的Chiplet芯片互联,不限于GPUCPU及xPU等。

更多最新产品信息,诚邀您莅临12月11-12日举办的ICCAD 2024,打卡奇异摩尔展位(D63/64),我们的技术专家将为您做1对1的技术讲解。

关于我们

AI网络全栈式互联架构产品及解决方案提供商

奇异摩尔,成立于2021年初,是一家行业领先的AI网络全栈式互联产品及解决方案提供商。公司依托于先进的高性能RDMA 和Chiplet技术,创新性地构建了统一互联架构——Kiwi Fabric,专为超大规模AI计算平台量身打造,以满足其对高性能互联的严苛需求。我们的产品线丰富而全面,涵盖了面向不同层次互联需求的关键产品,如面向北向Scale out网络的AI原生智能网卡、面向南向Scale up网络的GPU片间互联芯粒、以及面向芯片内算力扩展的2.5D/3D IO Die和UCIe Die2Die IP等。这些产品共同构成了全链路互联解决方案,为AI计算提供了坚实的支撑。

奇异摩尔的核心团队汇聚了来自全球半导体行业巨头如NXPIntel、Broadcom等公司的精英,他们凭借丰富的AI互联产品研发和管理经验,致力于推动技术创新和业务发展。团队拥有超过50个高性能网络及Chiplet量产项目的经验,为公司的产品和服务提供了强有力的技术保障。我们的使命是支持一个更具创造力的芯世界,愿景是让计算变得简单。奇异摩尔以创新为驱动力,技术探索新场景,生态构建新的半导体格局,为高性能AI计算奠定稳固的基石。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IP
    IP
    +关注

    关注

    5

    文章

    1849

    浏览量

    154903
  • chiplet
    +关注

    关注

    6

    文章

    482

    浏览量

    13502
  • 奇异摩尔
    +关注

    关注

    0

    文章

    73

    浏览量

    3979

原文标题:Kiwi Link 32GT/s UCIe 1.1 Die-to-Die IP 全新上市,诚邀莅临ICCAD 展位了解更多

文章出处:【微信号:奇异摩尔,微信公众号:奇异摩尔】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    新思科技以AI驱动EDA加速Multi-Die创新

    Multi-Die设计将多个异构或同构裸片无缝集成在同一封装中,大幅提升了芯片的性能和能效,因而在高性能计算(HPC)、人工智能(AI)、数据分析、先进图形处理和其他要求严苛的应用领域中至关重要。
    的头像 发表于 11-07 10:17 334次阅读

    奇异摩尔Networking for AI生态沙龙成功举办

    近日,中国信息通信研究院华东分院与行业领先的AI网络全栈式互联产品及解决方案提供商——奇异摩尔联合举办的“聚力向芯 算涌无界 Networking for AI”生态沙龙活动在上海浦东成功举办。
    的头像 发表于 10-09 12:45 527次阅读

    Cadence基于台积电N4工艺交付16GT/s UCIe Gen1 IP

    我们很高兴展示基于台积电成熟 N4 工艺打造的 Gen1 UCIe IP 的 16GT/s 眼图。该 IP 一次流片成功且眼图清晰开阔,为寻求 Di
    的头像 发表于 08-25 16:48 1629次阅读
    Cadence基于台积电N4工艺交付16<b class='flag-5'>GT</b>/<b class='flag-5'>s</b> UCIe Gen1 <b class='flag-5'>IP</b>

    晶圆制造中的Die是什么

    简单来说,Die(发音为/daɪ/,中文常称为裸片、裸晶、晶粒或晶片)是指从一整片圆形硅晶圆(Wafer)上,通过精密切割(Dicing)工艺分离下来的、单个含有完整集成电路(IC)功能的小方块。
    的头像 发表于 08-21 10:46 2833次阅读

    DAF胶膜(Die Attach Film)详解

    DAF胶膜,全称芯片粘接薄膜(Die Attach Film),又称固晶膜或晶片黏结薄膜,是半导体封装中的关键材料,用于实现芯片(Die)与基板(Substrate)或框架(Lead Frame)之间的高性能、高可靠性连接。这种连接直接决定了器件的机械强度、导热性能和长期
    的头像 发表于 08-20 11:31 1172次阅读

    奇异摩尔Die-to-Die片内互联方案持续升级

    当AI大模型参数规模突破万亿级别,传统单芯片设计遭遇物理极限。芯粒技术通过模块化组合突破瓶颈,而芯片间互联带宽成为决定性因素之一。近期,UCIe 3.0规范将数据传输速率从UCIe 2.0的32 GT/s提升至48 GT/
    的头像 发表于 08-18 16:50 1424次阅读
    <b class='flag-5'>奇异</b><b class='flag-5'>摩尔</b><b class='flag-5'>Die-to-Die</b>片内互联方案持续升级

    新思科技UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 2253次阅读

    奇异摩尔荣获2025中国创新IC强芯-创新突破奖,助力国产化芯片技术突破

    7月11日,2025年度中国创新IC-强芯奖颁奖典礼在ICDIA创芯展上揭晓获奖名单。 奇异摩尔申报的Kiwi 3D Base Die产品从申报的142款产品中脱颖而出,荣获创新突破奖
    的头像 发表于 07-14 14:05 2030次阅读
    <b class='flag-5'>奇异</b><b class='flag-5'>摩尔</b>荣获2025中国创新IC强芯-创新突破奖,助力国产化芯片技术突破

    HMC347A-Die单刀双掷(SPDT)

    HMC347A-Die单刀双掷(SPDT)HMC347A-Die 是ADI生产制造的一款宽带、非反射式、砷化镓(GaAs)假晶高电子迁移率晶体管(pHEMT)单刀双掷(SPDT)单片微波集成电路
    发表于 06-20 09:49

    OPA857-DIE 低噪声、宽带、可选增益、跨阻放大器技术手册

    OPA857-DIE 是一款针对光二极管监控应用的宽频带、快速过驱恢复、快速稳定、超低噪声互感抗 放大器。借助于可选反馈电阻,OPA857-DIE 简化了高性能光系统的设计。极快速过载恢复时间和内部
    的头像 发表于 04-24 11:20 878次阅读
    OPA857-<b class='flag-5'>DIE</b> 低噪声、宽带、可选增益、跨阻放大器技术手册

    UC1843A-DIE 采用 DIE 封装的航天级 30V 输入、1A 单输出 500kHz PWM 控制器数据手册

    UC1843A-DIE 是 UC1843-DIE 的引脚对引脚兼容改进版本。 提供控制电流模式开关模式电源所需的 特性。 *附件:电流模式 PWM 控制器,UC1843A-DIE 数据表.pdf
    的头像 发表于 03-26 09:55 650次阅读
    UC1843A-<b class='flag-5'>DIE</b> 采用 <b class='flag-5'>DIE</b> 封装的航天级 30V 输入、1A 单输出 500kHz PWM 控制器数据手册

    衢州市领导莅临奇异摩尔考察调研

    近日,衢州市委书记高屹率衢州市委常委、秘书长李宁,衢州智造新城党工委书记、管委会主任方世忠等一行莅临奇异摩尔考察指导。奇异摩尔创始人兼CEO田陌晨协同公司高层管理人员向调研组
    的头像 发表于 03-18 13:55 1299次阅读

    利用新思科技Multi-Die解决方案加快创新速度

    Multi-Die芯片在整个生命周期内的健康状况和可靠性。这不仅包括对各个裸片进行测试和分析,还包括对Die-to-Die连接性以及整个Multi-Die封装进行测试和分析。
    的头像 发表于 02-25 14:52 1108次阅读
    利用新思科技Multi-<b class='flag-5'>Die</b>解决方案加快创新速度

    新思科技全新40G UCIe IP解决方案助力Multi-Die设计

    随着物理极限开始制约摩尔定律的发展,加之人工智能不断突破技术边界,计算需求和处理能力要求呈现爆发式增长。为了赋能生成式人工智能应用,现代数据中心不得不采用Multi-Die设计,而这又带来了许多技术要求,包括高带宽和低功耗Die-to-
    的头像 发表于 02-18 09:40 816次阅读

    利用Multi-Die设计的AI数据中心芯片对40G UCIe IP的需求

    。为了快速可靠地处理AI工作负载,Multi-Die设计中的Die-to-Die接口必须兼具稳健、低延迟和高带宽特性,最后一点尤为关键。本文概述了利用Multi-Die设计的AI数据中心芯片对40G UCIe
    的头像 发表于 01-09 10:10 1636次阅读
    利用Multi-<b class='flag-5'>Die</b>设计的AI数据中心芯片对40G UCIe <b class='flag-5'>IP</b>的需求