触摸屏Touch IC ESD/EOS防护方案及TVS选型-电子发烧友网

触摸屏Touch IC ESD/EOS防护方案及TVS选型

触控技术是一种通过触摸屏幕或其它触摸表面来实现人机交互的技术，随着科技的不断发展，触控屏已经成为手机、车机、IOT交互等现代电子设备中不可或缺的一部分。

最早的触摸屏是电阻式，它由两层导电材料构成，当用户触摸屏幕时，两层导电材料会接触，从而改变电阻值，从而实现位置的检测。电阻式屏幕具有成本、技术低等优势，缺点是只能单点触摸，连续滑动很容易出现断点；电容式触摸屏有自容式、互容式等等方式，目前触目所及大部分就是互容式触摸屏，电容式触摸屏外形可塑性强，比如窄边框、无边框、折叠屏等，目前消费产品大都是采用电容屏。

触摸屏的优势在于直观的操作方式，由于它们可以通过直接与图标和按钮接触来进行输入，所以对不熟悉的用户来说很容易理解并且易于使用。触摸面板还允许将显示器和输入组合到一块硬件中（图1），从而实现设备的小型化和简单化。这些触摸屏内部结构的主要核心是一个用于处理计算的IC芯片，电路基板上另有一层特定图案的透明电极模组，面板的最表面则覆盖着绝缘玻璃或塑料盖。当手指接近表面时，多个电极之间的电容量会同时发生变化，可以通过测量这些电流之间的比率来精确识别接触的位置(图2)。

触摸屏Touch IC ESD/EOS防护方案及TVS选型

图1.电容屏结构

触摸屏Touch IC ESD/EOS防护方案及TVS选型

图2.触摸电路基板检测电路

现今，触摸屏已被广泛应用于各种移动型产品中，但如与有线/无线充电器或其他负载连接时因插拔所导致的ESD/EOS噪声，这期间将可能通过设备物理层耦合到传感器，而对触摸的准确性和稳定性造成影响。以手机产品为例，不完善的边缘布局或天线设计，甚至是未完整考虑防护的接口设备，这些都已被证明是ESD/EOS的重大来源。触摸处理器采用深纳米技术CMOS工艺，同样的芯片面积可以放更多的晶体管，好处是提升产品运算性能，但在器件级ESD耐受度的趋势却是越来越弱（器件级HBM通常要求通过2kV）。处理器中每个IO都有内嵌ESD电路，且这些IO ESD cell的最大允许电流及电导(Admittance)与它们的尺寸成正比，但受IO电容和芯片尺寸的限制IO cell无法任意完成设计，受限的设计导致进入深纳米技术的触摸处理器对ESD越来越敏感。当产品受到外界ESD轰击时，IO ESD cell钳位电压会随ESD电流的增大而上升，当ESD能量过大时，钳位电压可能升高到IC内部最大允许电压以上从而造成误动作或当机；严重者（工厂ESD测试标准：接触放电±8kV/空气放电±15kV），将直接击穿IC内部ESD保护电路后，能量继续传导到内部电路，造成多次损坏。

另一方面，通常TVS保护器件制程在几百纳米，TVS瞬间可以泄放ESD的能力直接与芯片面积成正比，且其耐受度远优于IC内嵌ESD防护设计。所以，进行系统级静电放电抗扰度设计时建议在IC外部增加TVS，此时ESD电流会先通过外部TVS泄放，IC内部损坏的可能性则大大降低（图3和图4）。

触摸屏Touch IC ESD/EOS防护方案及TVS选型

图3.ESD最佳泄放路径

触摸屏Touch IC ESD/EOS防护方案及TVS选型

图4.Touch FPC TVS防护设计

随着手机、平板、智慧穿戴待机时长要求，电池容量希望可以做的更大，产品内部没有足够的空间摆放更多器件，小封装TVS优势便能体现出来，晶焱科技推荐0201（0.6mm×0.3mm）封装以满足PCB空间需求和厂内ESD测试要求。如表1，针对通信接口SPI/IIC推荐AZ5A23-01F和AZ5B85-01B,均满足ESD Level 4测试要求。另外，晶焱科技与Touch IC厂商配合，在触摸处理器量产前便完成参考设计电路的验证，以提供最好的技术支持来满足客户对ESD/EOS设计要求。

Location	Part No.	VRWM (V)	Package	C (pF)	Vc_ESD @8kV(V)	Vc_Surge @5A(V)	ESD Air (kV)	ESD Contact (kV)	Lightning 8/20μs (A)
IIC/SPI	AZ5A23-01F	3.3	DFN0603P2Y	11	8	7	20	20	5
IIC	AZ5B85-01B	5	CSP0603P2Y	0.5	11	N/A	16	16	4
Power ≤ 5V	AZ5A85-01B	5	CSP0603P2Y	31	6	6	25	25	16
Power ≤ 3.3V	AZ5A83-01B	3.3	CSP0603P2Y	52.5	5	4.5	25	25	16