0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD Vivado Design Suite 2024.1全新推出

Xilinx赛灵思官微 来源:Xilinx赛灵思官微 2024-09-18 09:41 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

AMD Vivado Design Suite 2024.1 可立即下载。最新版本支持全新 AMD MicroBlaze V 软核处理器,并针对 QoR 和 Dynamic Function eXchange ( DFX ) 进行了全面增强。Power Design Manager 新增了对 AMD Zynq RFSoC 系列的支持。

2024.1

版本亮点

MicroBlaze V 软核处理器正式推出

基于 RISC-V 开源 ISA

支持所有 AMD FPGA 和自适应 SoC

提升 AMD Versal 设计的 QoR ( Fmax )

赋予用户更大的控制能力以实现精细 QoR 提升

增强 AMD Versal 设计的 DFX

通过 SSI 器件串联配置,满足 PCIe 的时序要求

增强 DFX 设计的报告功能以辅助设计收敛

Power Design Manager

支持 Zynq RFSoC 系列

内置图表帮助进行假设分析和功耗类别可视化

将 PDM 内容导出到电子表格以便于信息快速共享

如需详细了解2024.1 版本中的新增功能和各种优化,请访问版本说明和下载页面。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    20395

    浏览量

    255762
  • amd
    amd
    +关注

    关注

    25

    文章

    5727

    浏览量

    140707
  • Vivado
    +关注

    关注

    19

    文章

    861

    浏览量

    71560

原文标题:AMD Vivado™ 2024.1 现已推出

文章出处:【微信号:赛灵思,微信公众号:Xilinx赛灵思官微】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

    本篇博文演示了在AMD Vivado Design Suite 2024.1 中生成 CPM5_QDMA_Gen4x8_ST_Only_Pe
    的头像 发表于 03-23 09:12 2001次阅读
    <b class='flag-5'>AMD</b> Versal CPM5 QDMA Gen4x8 ST Only Performance <b class='flag-5'>Design</b> CED示例

    【请教】FPGA烧录软件工具二次开发问题

    请教各位大佬: Vivado 2018.3和Pango Design Suite 2025.1 这两款FPGA烧录软件工具能够二次开发吗?实现上位机控制软件调用它们,实现自动化的FPGA测试程序烧录和烧录成功的反馈信号。
    发表于 03-17 16:34

    AMD Versal自适应SoC中eMMC烧录/启动调试检查表(下)

    有多种受支持的方式可用于烧录 eMMC 器件,包括使用 AMD Vivado IDE、使用 AMD Vitis GUI 或使用 U-Boot。
    的头像 发表于 03-09 10:27 4448次阅读
    <b class='flag-5'>AMD</b> Versal自适应SoC中eMMC烧录/启动调试检查表(下)

    AMD Power Design Manager 2025.2版本现已发布

    AMD Power Design Manager 2025.2 版本现已发布,并正式支持第二代 AMD Versal AI Edge 系列器件和第二代 Prime 系列器件。
    的头像 发表于 12-24 11:08 931次阅读

    AMD Vivado Design Suite 2025.2版本现已发布

    AMD Vivado Design Suite 2025.2 版本现已发布,新增对 AMD Versal 自适应 SoC 的设计支持,包含新
    的头像 发表于 12-09 15:11 1542次阅读

    亚马逊云科技推出Amazon Quick Suite,引领Agentic AI驱动的工作新范式

    科技推出的Agentic AI应用,帮助员工转变获取信息洞察的方式,开展深度研究、自动化任务、数据可视化,并横跨多个应用执行任务。 Amazon Quick Suite可连接包括内部知识库(如wiki
    的头像 发表于 10-10 14:50 1166次阅读

    AMD Vivado设计套件2025.1版本的功能特性

    随着 AMD Spartan UltraScale+ 系列现已投入量产,解锁其功能集的最快途径便是采用最新 AMD Vivado 工具版本( 2025.1 或更高版本)和全新操作指南资
    的头像 发表于 09-23 09:15 2017次阅读
    <b class='flag-5'>AMD</b> <b class='flag-5'>Vivado</b>设计套件2025.1版本的功能特性

    AMD Vivado ChipScope助力硬件调试

    许多硬件问题只有在整个集成系统实时运行的过程中才会显现出来。AMD Vivado ChipScope 提供了一套完整的调试流程,可在系统运行期间最大限度提升对可编程逻辑的观测能力,助力设计调试。
    的头像 发表于 09-05 17:08 1390次阅读

    AMD Versal自适应SoC上使用QEMU+协同仿真示例

    Cortex A72 (QEMU) 上运行的固件进行仿真,该固件会访问当前 AMD Vivado Design Suite 仿真中正在进行仿真的 PL 中的 IP。本文将使用 Ver
    的头像 发表于 08-06 17:21 2301次阅读
    在<b class='flag-5'>AMD</b> Versal自适应SoC上使用QEMU+协同仿真示例

    Vivado无法选中开发板的常见原因及解决方法

    在使用 AMD Vivado Design Suite 对开发板(Evaluation Board)进行 FPGA 开发时,我们通常希望在创建工程时直接选择开发板,这样
    的头像 发表于 07-15 10:19 2065次阅读
    <b class='flag-5'>Vivado</b>无法选中开发板的常见原因及解决方法

    AMD Power Design Manager 2025.1现已推出

    AMD Power Design Manager 2025.1 版(PDM)现已推出——增加了对第二代 AMD Versal AI Edge 和 第二代 Versal Prime 系列
    的头像 发表于 07-09 14:33 1521次阅读

    全新AMD Vitis统一软件平台2025.1版本发布

    全新 AMD Vitis 统一软件平台 2025.1 版正式上线!此最新版本为使用 AMD Versal AI 引擎的高性能 DSP 应用提供了改进后的设计环境。
    的头像 发表于 06-24 11:44 2047次阅读

    使用AMD Vitis Unified IDE创建HLS组件

    这篇文章在开发者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 传统 IDE) 的基础上撰写,但使用的是 AMD Vitis Unifie
    的头像 发表于 06-20 10:06 2725次阅读
    使用<b class='flag-5'>AMD</b> Vitis Unified IDE创建HLS组件

    AMD Vivado Design Suite 2025.1现已推出

    AMD Vivado Design Suite 2025.1 现已推出,支持 AMD Spart
    的头像 发表于 06-16 15:16 1782次阅读

    如何使用AMD Vitis HLS创建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP,通过 AXI4 接口从存储器读取数据、执行简单的数学运算,然后将数据写回存储器。接着会在 AMD Vivado D
    的头像 发表于 06-13 09:50 2425次阅读
    如何使用<b class='flag-5'>AMD</b> Vitis HLS创建HLS IP