0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AD8244专门针对解决缓冲器相关问题而设计

analog_devices 来源:互联网 作者:佚名 2017-09-20 11:21 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

想要降低系统中增加的噪声,必须降低电压噪声。

常用方法——

并联放置多个缓冲器可降低电压噪声。

但是,该方法会使

偏置电流、电流噪声、输入电容,统统提高,

这时,你需要一款4通道JFET缓冲放大器

1缓冲器是什么?

许多电子电路需要利用一个器件来将不同的电路隔离或分离开。这种特殊器件称为缓冲器。缓冲器是单位增益放大器,具有极高输入电阻和极低输出电阻。这意味着可以将缓冲器模拟为一个增益为1的压控电压源。缓冲器具有几乎无限大的输入电阻,因而不存在负载效应,故VIN = VOUT。此外,缓冲器的输出电压对负载电阻不敏感,因为理想缓冲器的输出电阻基本上为零。将单位增益缓冲器放置在数模转换器(DAC)和负载之间,可以轻松解决负载效应问题。

2缓冲器噪声计算

给系统添加单位增益缓冲器时,务必不要影响精度和性能。最重要的一点是计算增加的噪声:

其中:

en = 缓冲器输入电压噪声密度

in = 缓冲器输入电流噪声密度

f = 器件输入带宽(Hz)

3JFET降噪原理

在图1所示电路中,各通道的电流噪声极低(0.8 fA/√Hz);相比之下,电压噪声则有13 nV/√Hz。因此,要降低系统中增加的噪声,必须降低此电压噪声。并联放置多个缓冲器可降低电压噪声。例如,两个缓冲器并联可将电压噪声降低√2,所有四个缓冲器并联相当于一个噪声减半的缓冲器。

图1. 新型低噪声缓冲器AD8244

这种方法的缺点是偏置电流、电流噪声和输入电容提高,但在本例中,这些效应可忽略不计。在输出之间放置一个50 Ω之类的小电阻,可防止各输出之间的细微差异引起的额外电流流动。对于对功耗不太敏感的应用,可以省去这些50 Ω电阻以提高可用输出电流。图1所示电路是缓冲放大器的一种新型配置,能将电压噪声减半。

图2比较了普通单通道缓冲器和有四个并联通道的新型缓冲器AD8244的噪声性能。

图2. 新型缓冲器AD8244的性能:噪声仅为普通缓冲器的一半

AD8244是一款四通道、JFET输入、单位增益缓冲器,具有远超预期的高性能。其最大偏置电流为2 pA,电流噪声接近于零,输入阻抗为10 TΩ,因此即使源阻抗为MΩ级别,也几乎不产生任何误差。该器件具有低电压噪声、宽电源范围和高精度特性,而且非常灵活,足以为任何需要单位增益缓冲器(甚至低源电阻)的应用提供高性能。

很多传统运算放大器都将电源引脚排列在同相输入引脚旁边。 保护走线必须从这些引脚之间穿过,以避免漏电流远大于FET输入运算放大器的偏置电流。在DIP乃至SOIC等大型封装内,保护走线可以在引脚间穿过;但是,很多现代应用不允许这些封装消耗过多的面积。 AD8244具有独特的引脚排列可以解决这个问题,它在物理上将高阻抗输入与低阻抗电源以及其它缓冲器的输出相隔离。 这种配置简化了保护功能,同时缩小了电路板空间,允许在同一个设计中达到高性能和高密度。

AD8244专门针对解决缓冲器相关问题而设计。 它具有紧密的通道间匹配,允许AD8244的通道用于差分信号链,且误差极小。 该器件具有低电压噪声、宽电源范围和高精度特性,因此还非常灵活,足为任意需要单位增益缓冲器(甚至低源电阻)的应用提供高性能。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 缓冲器
    +关注

    关注

    6

    文章

    2217

    浏览量

    48734

原文标题:用上这款4通道JFET缓冲放大器,世界瞬间安静下来

文章出处:【微信号:analog_devices,微信公众号:analog_devices】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    时钟缓冲器技术选型与设计要点

    在现代高速数字系统中,时钟信号的完整性直接影响着系统的性能和稳定性。时钟缓冲器作为时钟树设计的核心组件,承担着信号分配、噪声隔离和时序优化的关键任务。随着5G通信、AI芯片和数据中心等领域的快速发展
    的头像 发表于 12-16 15:57 50次阅读
    时钟<b class='flag-5'>缓冲器</b>技术选型与设计要点

    使用有源缓冲器提高相移全桥效率

    传统上,要限制输出整流上的最大电压应力,需要无源缓冲器,例如电阻-电容器-二极管 (RCD) 缓冲器,但使用无源缓冲器将消耗功率,从而导
    的头像 发表于 11-12 09:30 4033次阅读
    使用有源<b class='flag-5'>缓冲器</b>提高相移全桥效率

    时钟缓冲器的应用场景及如何选择合适的时钟缓冲器

    时钟缓冲器广泛应用于各种电子系统中,以下是一些典型的应用场景:1.通信设备:在高速通信设备中,时钟信号的质量直接影响数据传输的准确性。时钟缓冲器通过优化信号完整性,确保通信系统的稳定性和可靠性。2.
    的头像 发表于 10-30 14:12 213次阅读
    时钟<b class='flag-5'>缓冲器</b>的应用场景及如何选择合适的时钟<b class='flag-5'>缓冲器</b>?

    ‌LMV112 40 MHz双时钟缓冲器技术文档总结

    LMV112 是一款高速双时钟缓冲器,专为便携式通信和精确的多时钟系统而设计。LMV112集成了两个40 MHz低噪声缓冲器,可优化应用并优于大型分立式解决方案。该器件可在基带和振荡
    的头像 发表于 09-22 10:08 560次阅读
    ‌LMV112 40 MHz双时钟<b class='flag-5'>缓冲器</b>技术文档总结

    Texas Instruments SN74ACT17六路缓冲器数据手册

    Texas Instruments SN74ACT17六路缓冲器包括六个独立的CMOS逻辑缓冲器,具有TTL兼容的施密特触发输入。这些缓冲器可在短时间内支持高达 ±75mA输出驱动(
    的头像 发表于 07-15 10:00 590次阅读
    Texas Instruments SN74ACT17六路<b class='flag-5'>缓冲器</b>数据手册

    HACP1216QN型低抖动LVPECL时钟缓冲器产品说明书

    HACP1216QN是一款2.0GHz、16路输出差分高性能时钟扇出缓冲器,且高度通用、低附加抖动缓冲器,可以从两个可选的LVPECL、LVDS、HCSL或LVCMOS输入之一生成十六对LVPECL
    发表于 03-06 15:34 0次下载

    HACP1208QN型低抖动LVPECL时钟缓冲器产品说明书

    HACP1208QN是一款2.0GHz、8路输出差分高性能时钟扇出缓冲器,且高度通用、低附加抖动缓冲器,可以从两个可选的LVPECL、LVDS或LVCMOS输入之一生成八对LVPECL时钟副,用于
    发表于 03-06 15:33 0次下载

    HACP1204QN型低抖动LVPECL时钟缓冲器产品说明书

    HACP1204QN是一款2.0GHz、4路输出差分高性能时钟扇出缓冲器,且高度通用、低附加抖动缓冲器,可以从两个可选的LVPECL、LVDS或LVCMOS输入之一生成四对LVPECL时钟副,用于
    发表于 03-06 15:31 0次下载

    HACP1216QN型低抖动LVPECL时钟缓冲器产品说明书

    生成十六对 LVPECL 时钟副,用于各种通信应用。它的最大 时钟频率高达 2.0GHz。该器件专为高频、低相位噪声时钟和数据信号的信号扇出而设计。a) 2:16 差分时钟缓冲器;b) 通用输入接受 LVPECL、LVDS 和 LVCMOS/LVTTL; c) 十六路 L
    发表于 02-13 17:39 0次下载

    HAC946QN型高速时钟缓冲器

    LVCMOS(单端)输入。该产品具有配备中心抽头的差分输入,100Ω片上终端电阻。最大时钟频率高达2.1GHz。该器件专为高频、低相位噪声时钟和数据信号的信号扇出而设计。 1:6 差分时钟缓冲器; 通用输
    发表于 02-13 16:56 1次下载

    HAC925QN型高速时钟缓冲器

    LVCMOS 输入。最大时钟频率高达 2.1GHz。该器件 专为高频、低相位噪声时钟和数据信号的信号扇出而设计。 a) 1:2 差分时钟缓冲器;  b) 通用输入接受 LVPECLLVDS 和 LVCMOS/LVTTL;  c) 两路 LVPEC
    发表于 02-13 16:53 0次下载

    HAC944QN型高速时钟缓冲器

    、HCSL 或 LVCMOS(单端)输入。该产品具有配备中 心抽头的差分输入,100Ω片上终端电阻。最大时钟频率高达 2.1GHz。该器件 专为高频、低相位噪声时钟和数据信号的信号扇出而设计。 a) 1:4 差分时钟缓冲器
    发表于 02-13 16:53 0次下载

    HACP1208QN型低抖动LVPECL时钟缓冲器

    对 LVPECL 时钟副,用于各种通信应用。它的最大时钟频率高 达 2.0GHz。该器件专为高频、低相位噪声时钟和数据信号的信号扇出而设计。 a) 2:8 差分时钟缓冲器; b) 通用输入接受 LVPECL、LVDS 和 LVCMOS/LVTTL;
    发表于 02-13 16:53 0次下载

    HACP1204QN型低抖动LVPECL时钟缓冲器

    对 LVPECL 时钟副,用于各种通信应用。它的最大时钟频率高 达 2.0GHz。该器件专为高频、低相位噪声时钟和数据信号的信号扇出而设计。 a) 2:4 差分时钟缓冲器; b) 通用输入接受 LVPECL、LVDS 和 LVCMOS/LVTTL;
    发表于 02-13 16:52 1次下载

    高度ADC输入缓冲器作用是什么?

    高速ADC内部都集成了输入缓冲器,我想知道输入缓冲器作用是什么,对信号动态范围有多大改善,对噪声抑制有什么帮助?
    发表于 01-15 06:24