三星BSPDN技术引领芯片创新：尺寸缩减17%，能效提升15%

在近日举行的西门子EDA论坛2024首尔站上，三星电子晶圆代工PDK开发团队的高级副总裁Lee Sun-Jae向业界展示了其革命性的背面供电网络（BSPDN）技术所带来的显著优势。据Lee介绍，BSPDN技术在2nm工艺节点上的SF2Z设计中展现出卓越性能，相较于传统的正面供电网络（FSPDN）方式，实现了前所未有的突破。

该技术通过优化电路布局与供电机制，成功解决了长期困扰业界的电路压降问题，不仅将芯片面积减少了约17%，还实现了能效约15%的显著提升。更令人瞩目的是，BSPDN技术还带来了约8%的性能增强，为高性能芯片设计开辟了全新的可能性。

Lee Sun-Jae的分享无疑为半导体行业注入了一针强心剂，展示了三星电子在先进制程技术领域的深厚积累与创新能力。随着BSPDN技术的逐步应用与推广，预计将为全球芯片设计领域带来更加高效、紧凑的解决方案，推动电子产品向更小、更快、更节能的方向发展。