直播预告 |开源芯片系列讲座第22期：异步电路机制为RISC-V处理器赋能

鹭岛论坛

开源芯片系列讲座第22期

「 异步电路机制为 RISC-V处理器赋能」

7月31号（周三） 20：00

精彩开播

期待与您云相聚，共襄学术盛宴！

| 直播信息

报告题目

异步电路机制为RISC-V处理器赋能

报告简介

随着芯片规模增大和半导体工艺进步，同步电路中时钟所带来的问题日益突出。与其相比，异步电路不依赖全局时钟，通过电路逻辑事件实现操作，具有无时钟偏移、模块化程度高、功耗低和电磁兼容性强等优势。

本团队基于异步的特性和优势，提出了一种多层级异步微流水线结构，并研究了新型异步超标量指令级细粒度控制方法。利用此方法代替了时钟，提升处理器性能以及标量宽度，降低动态功耗，实现了以数据为中心的模块启用

报告嘉宾

何安平

兰州大学信息与工程学院副教授

研究生导师

赵康利

兰州大学信息与工程学院

博士研究生

特邀主持

谭翔宇

中科（厦门）数据智能研究院

硬件工程师

讲座时间

2024年7月31日（周三）2010

讲座环节及流程

◈讲座环节：

① 5 分钟主持人进行主题与嘉宾介绍

②60分钟报告嘉宾讲座环节

③ 25分钟互动问答环节

◈讲座流程：

① 19:45 开芯会视频号上线，欢迎观众朋友提前进入直播间候场

② 20:00 主持人开场

③ 20:05 何安平老师开始讲座，持续30min

④ 20:35 赵康利博士开始讲座，持续15min

注：【在讲座过程中欢迎观众朋友通过各直播平台进行提问工作人员将收集和整理问题】

④ 20:50 主持人根据工作团队整理的问题与嘉宾进行问答互动，持续20min

讲座形式

视频号、B站、电子发烧友、

蔻享学术等

多平台同步直播

点击预约精彩不容错过！

报告嘉宾

何安平

兰州大学信息科学与技术学院副教授，兰州市急需紧缺高层次人才；从事异步系统时序设计与分析验证研究，研发的拼图EDA提供多种异步设计模板，可有效辅助设计者进行异步电路前端的设计。基于自主设计方法和流程，已成体系设计了异步算子、异步片上互联结构、异步MCU等，开发了多颗具备加解密、MCU和可重构功能的全异步芯片，其中40nm制程芯片具有3.5亿颗晶体管和1512颗全互联的轻量级处理器，是国内首颗极大规模的全异步芯片（兰大网首发，科学网、光明网等转载）；已发表相关论文50余篇，译著5本，专利和软件著作权20余项，拥有知识产权近20项；获自然科学基金、甘肃省科技重大专项、自然科学基金重大仪器专项等基金项目等省部级项目多项；获省级科技进步二等奖。

赵康利

兰州大学信息科学与工程学院博士研究生

研究方向为计算机体系结构

主持嘉宾

谭翔宇

中科厦门数据智能研究院智能计算研究中心硬件工程师，中国大众文化学会影像专委会委员，vivo科技产品顾问。前小米集团电路工程师、OPPO通讯公司芯片架构师，主要研究领域为芯片系统设计与信号完整性设计。负责过多型知名手机、电脑产品硬件研究、量产工作，4件发明专利获得授权。