0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Chiplet是否也走上了集成竞赛的道路?

Astroys 来源:Astroys 2024-02-23 10:35 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Chiplet会将SoC分解成微小的芯片,各公司已开始产生新的想法、工具和“Chiplet平台”,旨在将这些Chiplet横向或纵向组装成先进的SiP(system-in- package)形式。令人不解的是,Chiplet最初的构想是将SoC分解成类似乐高积木的模块,而现在似乎又重新回到了集成竞赛中。

总部位于加州圣何塞的DreamBig Semiconductor就是其中一家初创公司。该公司参加了上月的CES,并发布了名为MARS的“开放式Chiplet平台”。

MARS平台的核心是一个“Chiplet Hub”,该公司将其命名为Deimos Chiplet Hub(DCH)。

工程高级副总裁Steve Majors解释说,DCH是一个芯片die。它作为一个中枢,将包括CPU、主AI加速器、内存控制器、I/O和高速网络在内的一系列Chiplet连接成一个完整的SiP设备。

这家初创公司的最大理念是让客户专注于他们可以实现差异化的定制化芯片领域。DreamBig的DCH将帮助他们快速构建多种类型的定制SiP设备。

DreamBig与其他Chiplet组装公司的差异化战略是搭乘Silicon Box的顺风车,后者是由Marvell的前联合创始人Sehat Sutardja和他的妻子Weili Dai创办的新加坡Chiplet代工厂。

DCH内部

DCH集成了包括CPU在内的多种功能,并支持将DMA、中断控制器、PCIe交换机和HBM堆栈等功能集成到Chiplet的die中。

不过,Majors解释说,DCH内部的CPU是“管理CPU,而不是主CPU,后者位于附加的Chiplet上”。

但是,像DMA和中断控制器这样的功能不是已经存在于大多数CPU的die上了吗?

Majors解释说:“一旦将CPU分解成Chiplet,就需要对CPU Chiplet的内核和高速缓存进行优化,使其能够持续扩展到下一个工艺节点或添加特殊指令。”他补充说,DMA和中断控制器等功能最好在靠近内存和IO的地方分区,由Chiplet Hub提供给所有CPU Chiplet。

内存优先架构

Majors认为DreamBig的关键是其Chiplet Hub采用的“内存优先架构”。它使所有Chiplet都能直接访问高速缓存/内存层,包括堆叠在Chiplet Hub上的低延迟SRAM/3D HBM和Chiplet上的大容量DDR/CXL/SSD。这使得计算、加速器和网络Chiplet能够执行高效的数据移动、数据缓存或数据处理。

此外,正如Majors所说,DreamBig还提供了存储分层的灵活性。它可以从SRAM到HBM再到CXL再到SSD,“从而提供Mega Bytes到Giga Bytes以及Tera Bytes的内存,用于缓存或数据访问”。

Majors解释说,总之,一个平台可以在使用的层级和为每个层级选择的大小方面“跨范围”组合。“因此,3D HBM是可选的。Chiplet Hub可进行3D堆叠,但不一定要堆叠。”

wKgZomXYBP2AeC-kAAdXEhEEV44350.jpg

拉锯战

行业Chiplet专家们也指出,Chiplet供应商可能会重新开始集成竞赛,而不是让Chiplet实现SoC的分解。

尽可能多地集成将符合Chiplet供应商的利益,这样才能提高利润率并获得更好的性能。那么,Chiplet供应商是否会为了谁能集成什么而展开拉锯战?系统设计者是否真的能获得这一概念所承诺的模块化?

Chiplet仍处于初级阶段

Intel的Chiplet专家Ron Wilson指出,尽管形成了一定程度的互联标准,但Chiplet的潮流还面临着一些重要的、有争议的问题。

Wilson问道:系统将如何分区?CPU和GPU等大型模块是必然的。但这些大块需要各种辅助功能的支持,如内存控制器、高速缓存和高速缓存控制器、DMA和中断控制器、总线控制器以及相当于片上网络硬件的 SiP。传统上,所有这些东西都由CPU IP供应商提供,并与CPU内核集成在一起。但是,它们应该放在CPU的die上,还是单独的die上?或者,就像DreamBig似乎建议的那样,把它们集成到一个单独的模块上,然后在整个系统中共享?

至于互联性,DreamBig试图覆盖很多领域。例如,据该公司称,其DCH平台提供32到128个D2D(die-to-die)链路,每个链路64GB/s,用于连接Chiplet。每个链路都支持主要的行业标准D2D物理层/链路层:通用芯片互连Express(UCIe)流协议和开放计算项目(OCP)BoW(Bunch of Wires)。

基板会如何?

另一组问题涉及芯片下面的基板。显而易见的选择是标准封装基板,Wilson说,“但它在线宽、凸点密度和性能方面存在问题”。

芯片Interposer可以解决所有这些问题,但它们的尺寸有限,而且非常昂贵。使用扇出封装技术的互连层是另一种可能性,介于普通封装基板和interposer技术之间。Wilson补充说:“供应链中已经有了这方面的基础设施。”还有玻璃,有些人认为它是未来的基板,能够像扇出技术一样在巨大的面板上制造。但它仍未得到证实。

DreamBig的秘密武器似乎是Silicon Box的面板级封装技术。如图所示,Silicon Box使用的是600mm的方形面板,而不是传统的300mm圆形晶片。

Silicon Box声称它使用的是“革命性的”RDL(redistribution layer),可以取代昂贵的芯片Interposer。正如Majors解释的那样,在Silicon Box工作的一些工程主管是各种扇出封装方法的发明者。遗憾的是,Silicon Box没有透露他们使用的RDL的任何细节。

开启梦想

DreamBig目前在全球拥有200多名员工。据Majors称,该公司迄今已融资7,000多万美元。

公司CEO兼创始人是Sohail Syed。在此之前,他曾将自己的公司Questarium卖给了Marvell,当时Sutardja和Dai掌管着这家公司。

值得注意的是,Syed是网络技术方面的专家,拥有专门的网络IP。

当他意识到与计算机相比,网络行业缺乏先进技术时,他便萌生了创办DreamBig的想法。Sutardja和Dai一致认为,Syed的想法可以与整个Chiplet的愿景相辅相成。

除了开放式Chiplet平台,DreamBig还提供了两个“先进的硬件网络加速器IP”实例。它们是RDMA(remote direct memory access)和算法TCAM(ternary content-addressable memory)。TCAM是一种高速存储器,可以在一个时钟周期内搜索其全部内容。

DreamBig的Majors解释说,RDMA有利于云网络的使用,如远程存储或HPC集群。RDMA还可用于AI扩展,连接大量AI计算/加速器集群。他总结道:“RDMA将所有这些网络流量从处理器上卸载下来,从而提高了系统的效率和可扩展性。

同时,算法TCAM对于大型虚拟化云网络中的Match Action处理非常有用,例如微软SONiC DASH。

Majors强调说:“到目前为止,这些技术只有Nvidia、Intel、AWS等巨头才有。他声称,DreamBig现在首次以IP或芯片的形式向公开市场提供该技术。




审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 交换机
    +关注

    关注

    23

    文章

    2931

    浏览量

    104889
  • SoC芯片
    +关注

    关注

    2

    文章

    674

    浏览量

    37278
  • PCIe
    +关注

    关注

    16

    文章

    1479

    浏览量

    88931
  • 中断控制器
    +关注

    关注

    0

    文章

    64

    浏览量

    9852
  • chiplet
    +关注

    关注

    6

    文章

    499

    浏览量

    13650

原文标题:Chiplet也走上了集成竞赛的道路?

文章出处:【微信号:Astroys,微信公众号:Astroys】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Chiplet,如何助力HPC?

    纵横小芯片架构代表了芯片设计和集成方式的根本性变革。随着传统芯片架构在功耗、散热和空间方面逼近物理极限,一种新型架构正在兴起,有望为高性能计算(HPC)开辟一条新的发展道路。这种架构被称为小芯片架构
    的头像 发表于 02-26 15:15 874次阅读
    <b class='flag-5'>Chiplet</b>,如何助力HPC?

    拥抱Chiplet,大芯片的必经之路

    本文转自:半导体行业观察随着传统芯片架构在功耗、散热和空间方面逼近物理极限,一种新型架构正在兴起,有望为高性能计算(HPC)开辟一条新的发展道路。这种架构被称为Chiplet架构
    的头像 发表于 02-13 14:35 525次阅读
    拥抱<b class='flag-5'>Chiplet</b>,大芯片的必经之路

    Chiplet异构集成的先进互连技术

    半导体产业正面临传统芯片缩放方法遭遇基本限制的关键时刻。随着人工智能和高性能计算应用对计算能力的需求呈指数级增长,业界已转向多Chiplet异构集成作为解决方案。本文探讨支持这一转变的前沿互连技术,内容来自新加坡微电子研究院在2025年HIR年会上发表的研究成果[1]。
    的头像 发表于 02-02 16:00 2891次阅读
    多<b class='flag-5'>Chiplet</b>异构<b class='flag-5'>集成</b>的先进互连技术

    西门子EDA如何推动Chiplet技术商业化落地

    全球半导体产业正从旷日持久的竞速赛,转向以创新为核心的全新范式。在这场革命中,Chiplet(小芯片)技术来到了聚光灯下,它主张将复杂系统分解为模块化的小芯片,通过先进封装技术进行异构集成,从而开辟了一条通往更高性能密度的路径。
    的头像 发表于 01-24 10:14 1315次阅读

    跃昉科技受邀出席第四届HiPi Chiplet论坛

    随着摩尔定律放缓与AI算力需求的爆发式增长,传统芯片设计模式正面临研发成本高昂、能耗巨大、迭代周期长的多重压力。在此背景下,Chiplet(芯粒)技术成为推动集成电路产业持续演进的关键路径。2025
    的头像 发表于 12-28 16:36 886次阅读
    跃昉科技受邀出席第四届HiPi <b class='flag-5'>Chiplet</b>论坛

    东莞理工学院“小眼睛科技杯”第四届集成电路设计与创新应用竞赛圆满落幕

    BASEDINNOVATION“小眼睛科技杯”集成电路设计与创新应用竞赛2025年11月23日,东莞理工学院第四届集成电路设计与创新应用竞赛于学术会议中心圆满落幕。本届
    的头像 发表于 12-08 08:03 582次阅读
    东莞理工学院“小眼睛科技杯”第四届<b class='flag-5'>集成</b>电路设计与创新应用<b class='flag-5'>竞赛</b>圆满落幕

    Chiplet与异构集成的先进基板技术

    半导体产业正处在传统封装边界逐步消解的转型节点,新的集成范式正在涌现。理解从分立元件到复杂异构集成的发展过程,需要审视半导体、封装和载板基板之间的基本关系在过去十五年中的变化。
    的头像 发表于 11-04 11:29 2373次阅读
    <b class='flag-5'>Chiplet</b>与异构<b class='flag-5'>集成</b>的先进基板技术

    Chiplet封装设计中的信号与电源完整性挑战

    随着半导体工艺逐渐逼近物理极限,单纯依靠制程微缩已难以满足人工智能、高性能计算等领域对算力与能效的持续增长需求。在此背景下,Chiplet作为一种“后摩尔时代”的异构集成方案应运而生,它通过将不同工艺、功能的模块化芯片进行先进封装集成
    的头像 发表于 11-02 10:02 1804次阅读
    <b class='flag-5'>Chiplet</b>封装设计中的信号与电源完整性挑战

    解构Chiplet,区分炒作与现实

    来源:内容来自半导体行业观察综合。目前,半导体行业对芯片(chiplet)——一种旨在与其他芯片组合成单一封装器件的裸硅片——的讨论非常热烈。各大公司开始规划基于芯片的设计,称为多芯片系统。然而
    的头像 发表于 10-23 12:19 536次阅读
    解构<b class='flag-5'>Chiplet</b>,区分炒作与现实

    手把手教你设计Chiplet

    SoC功能拆分成更小的异构或同构芯片(称为芯片集),并将这些Chiplet集成到单个系统级封装(SIP)中,其中总硅片尺寸可能超过单个SoC的光罩尺寸。SIP不仅
    的头像 发表于 09-04 11:51 939次阅读
    手把手教你设计<b class='flag-5'>Chiplet</b>

    华大九天推出芯粒(Chiplet)与2.5D/3D先进封装版图设计解决方案Empyrean Storm

    随着“后摩尔时代”的到来,芯粒(Chiplet)与 2.5D/3D 先进封装技术正成为突破晶体管微缩瓶颈的关键路径。通过异构集成将不同的芯片模块化组合,依托2.5D/3D封装实现高带宽互连与低功耗
    的头像 发表于 08-07 15:42 4990次阅读
    华大九天推出芯粒(<b class='flag-5'>Chiplet</b>)与2.5D/3D先进封装版图设计解决方案Empyrean Storm

    IR915L升级IR9-V1.0.0.r20030固件后连不上管理页面了,telnet连不上了,怎么解决?

    IR915L升级IR9-V1.0.0.r20030固件后连不上管理页面了,telnet连不上了,1.1和2.1可以PING通,路由器隔几分钟还会重启,尝试用论坛上的RESET键重置过不行,有什么好的办法解决吗。
    发表于 08-05 08:02

    Chiplet与3D封装技术:后摩尔时代的芯片革命与屹立芯创的良率保障

    在摩尔定律逐渐放缓的背景下,Chiplet(小芯片)技术和3D封装成为半导体行业突破性能与集成度瓶颈的关键路径。然而,随着芯片集成度的提高,气泡缺陷成为影响封装良率的核心挑战之一。
    的头像 发表于 07-29 14:49 1436次阅读
    <b class='flag-5'>Chiplet</b>与3D封装技术:后摩尔时代的芯片革命与屹立芯创的良率保障

    自动驾驶汽车如何正确进行道路识别?

    识别不仅仅是简单地判断车辆是否在车道中心行驶,更涉及到对车道线、交通标志、道路边缘以及其他道路要素的综合感知与理解。 传感器硬件 传感器硬件是自动驾驶道路识别的基础,当前主流的传感器包
    的头像 发表于 06-29 09:40 1904次阅读
    自动驾驶汽车如何正确进行<b class='flag-5'>道路</b>识别?