0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

流片失败那些事儿 如何提高芯片一次流片成功率降低设计成本?

芯司机 来源:半导体行业观察 2024-01-19 14:04 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

流片(tape-out)是指通过一系列工艺步骤在流水线上制造芯片,是集成电路设计的最后环节,也就是送交制造。流片即为"试生产",是把电路设计变成ASIC芯片的过程。即Fabless厂商设计完电路后,在所有检查和验证都正确无误的情况下,将最后的GDSII文件交由Foundrv厂先生产一部分样品芯片(通常为数十片或上百片不等),以检验每一个工艺步骤是否可行,以及电路是否具备所需的性能和功能。 tape是"磁带"的意思。早期进行芯片设计,都是以磁带来存储芯片设计数据的,因此称为tape-out。虽然目前多以电子文档提交数据,但这一称呼沿用至今。 随着芯片密度的提高和设计复杂性的增加,公司对“流片"一次性成功的需求越来越迫切。一旦流片失败,轻则资金打水漂,重则公司直接倒闭。

一、流片失败那些事儿

1994年,英特尔Intel)推出了Pentium处理器。然而,Pentium处理器很快被发现存在着一个严重的浮点除法错误,导致在某些特定计算情况下的计算结果错误。这个技术问题引发了广泛的舆论和消费者不满,最终英特尔召回了大量的Pentium处理器并承担了巨大的损失。

2011年,AMD推出了Bulldozer架构的处理器。然而,Bulldozer架构在性能上与竞争对手相比表现较差,尤其是在单线程性能方面。这个技术问题导致AMD在市场上的竞争力下降,销售不如预期。

2015年,高通(Qualcomm)推出了Snapdragon 810处理器,这是一款面向智能手机和平板电脑的处理器。然而,Snapdragon 810处理器在推出后不久就遇到了严重的热性能问题。这个技术问题导致部分手机厂商放弃使用Snapdragon 810处理器,大大影响了高通的市场份额和销售。

这些案例表明,技术问题可能导致半导体企业的流片失败。这些问题可能涉及设计错误、工艺问题、性能不符合预期等。对于半导体企业来说,流片的目的是发现芯片在实际应用时存在的问题并进行解决。并非所有的流片都会成功。如果样片测试成功,或通过小的修改即符合预期,就可以大规模地制造芯片,投入量产。反之,如果测试失败,可不是简单回头修改修改软件,等待再次流片这么简单。流片的成本是十分高昂的,如果连续两次以上流片失败,公司很可能会考虑取消该芯片的制造计划。因为继续下去投入的成本过多,即使最后流片成功也挽回不了损失,而且流片失败还将大大延误产品上市的时间,这在快速多变的市场中对企业是致命的打击。

对于大厂来说尚且如此,想来对于大部分的中小企业来说流片失败更为严重。值得注意的是,除了价格以外,中小企业在流片或量产环节还面临着包括产能、交期在内的诸多挑战: 1.对Foundry体系不了解,缺乏工艺选型的经验和Foundry打交道的经验; 2.主流Foundry准入门槛高,新兴玩家难以申请预期的工艺或支持,沟通成本高;3.缺乏系统的供应链管理能力,尤其在量产产能爬坡阶段,对产能、交期、质量过于乐观; 4.产能紧缺情况下,缺乏备货机制,恐慌性下单或有了订单再下单导致产能跟不上市场需求。此外,交期的变化、产能的波动都会大大增加初创公司与晶圆代工厂的沟通成本,降低效率。

在流片前,对设计的正确性进行充分的验证是非常必要的。中小芯片设计企业可以寻求有资源、有经验的第三方流片服务平台进行合作,一同来解决遇到的供应链难题。

二、摩尔精英流片服务

庞大的市场需求催生了供应链服务行业新的业务模式,针对客户痛点“对症下药”。摩尔精英的流片服务业务,其依托于与国内外主流晶圆代工厂建立长期战略合作关系,凭借自有专业团队和项目经验等方面的优势,根据客户需求提供质量、交期和性价比均衡的流片解决方案。

摩尔精英拥有完整的Foundry流片整合平台,一站式对接主流Foundry,提供工艺平台横向对比,选择最优工艺,自建专业AE支持团队、专业供应链管理团队,数据安全,流程可追溯。业务内容包含了MPW、Full Mask、量产服务和IP选型服务,17家晶圆厂50+主流工艺,工艺节点覆盖8nm-350nm,能够灵活支持多类型客户需求。 截至目前,其服务累计超过650+芯片公司,1000+芯片项目Tape-out,通过提升运营效率,汇聚采购需求,提高议价能力,显著降低客户成本和缩短客户芯片研发周期。在目前的现状下,擅于借助供应链服务厂商的专业能力和资源,或是中小芯片设计企业应对流片/产能以及后续封装困扰的最优解。

MPW服务——提升一次流片的成功率,也是降低流片成本

MPW (Multi Project Wafer) 就是一种可以帮助设计企业降低成本的流片方式。MPW是指由多个项目共享某个晶圆,同一次制造流程可以承担多个IC设计的制造任务,将多个使用相同工艺的集成电路设计放在同一晶圆上流片,制造完成后,每个设计可以得到数十片芯片样品,这一数量对于原型设计阶段的实验、测试已经足够。

摩尔精英MPW服务带来的好处是显而易见的,采用多项目晶圆能够降低芯片的生产成本,为设计人员提供实践机会,并促进了芯片设计的成果转化,对IC设计人才的培训,中小设计公司的发展,以及新产品的开发研制都有相当大的促进作用。基于多年MPW服务长期合作积累的经验和技术,摩尔经验可以为客户提供工程批和量产批流片服务。

服务流程:

提供工艺选择的相关资料 (工艺覆盖8nm-350nm);

协助客户完成Tape-Out流程;

帮助选择合理及正确Process Devices和Production Mask;

跟踪并保障Fab out schedule;

提供晶圆生产inline测试报告;

提供完整的晶圆物流及交货服务;







审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    20158

    浏览量

    247645
  • 晶圆
    +关注

    关注

    53

    文章

    5349

    浏览量

    131757
  • IC设计
    +关注

    关注

    38

    文章

    1369

    浏览量

    107963
  • ASIC芯片
    +关注

    关注

    2

    文章

    94

    浏览量

    24645

原文标题:提高芯片一次流片成功率,降低设计成本,助推产品上市!

文章出处:【微信号:芯司机,微信公众号:芯司机】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    全链条补贴!厦门:芯片补60%、EDA补30%、IP补30%

    、支持产品推广应用和支持产业要素保障,涉及全链条各维度补助、奖励和支持。()支持核心技术研发1.补助。(1)研发补助。①对开展多项
    的头像 发表于 12-10 17:28 899次阅读
    全链条补贴!厦门:<b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b>补60%、EDA补30%、IP补30%

    芯驰科技高端车规MCU E3620P成功并开启送样

    芯驰科技宣布,其专为新能源动力系统设计的高端车规MCU——E3620P已成功并顺利通过回验证。该产品已提前获得多个国内新能源头部主机厂及Tier 1定点锁定,并顺利开启客户送样。
    的头像 发表于 11-11 10:46 1652次阅读
    芯驰科技高端车规MCU E3620P<b class='flag-5'>成功</b><b class='flag-5'>流</b><b class='flag-5'>片</b>并开启送样

    新思科技LPDDR6 IP已在台积公司N2P工艺成功

    新思科技近期宣布,其LPDDR6 IP已在台积公司 N2P 工艺成功,并完成初步功能验证。这成果不仅巩固并强化了新思科技在先进工艺节点 IP 领域的领先地位,同时也为客户提供可信
    的头像 发表于 10-30 14:33 1776次阅读
    新思科技LPDDR6 IP已在台积公司N2P工艺<b class='flag-5'>成功</b><b class='flag-5'>流</b><b class='flag-5'>片</b>

    英伟达下代Rubin芯片

    为进入市场做准备,Rubin架构将会有6个芯片,这些芯片都已经。这消息在半导体和人工智能领域引起了广泛关注,预示着英伟达在
    的头像 发表于 09-12 17:15 990次阅读

    华大九天物理验证EDA工具Empyrean Argus助力芯片设计

    芯片设计的之路充满挑战,物理验证EDA工具无疑是这“最后公里”关键且不可或缺的利器。它通过设计规则检查、版图与原理图致性验证等关键
    的头像 发表于 07-03 11:30 2986次阅读
    华大九天物理验证EDA工具Empyrean Argus助力<b class='flag-5'>芯片</b>设计

    芯片的封合工艺有哪些

    原理及操作流程:以PDMS基片微芯片为例,先制备带有微通道的PDMS基片,将其与盖对准贴合,然后把对准贴合的二者置于160 - 200℃温度下保温段时间。这种方法利用高温使材
    的头像 发表于 06-13 16:42 609次阅读

    max9979把DOUT也share到根线上,如果我一次选其中个CS#, 其他未被选的芯片DOUT会是高阻态吗?

    我有10路max9979, 共用路SPI控制接口(其中CS#是独立的)。 当我把DOUT也share到根线上,如果我一次选其中个C
    发表于 06-11 06:19

    芯片首次成功率仅14%?合科泰解析三大破局技术

    你知道吗?把设计好的芯片图纸变成实物,这个关键步骤叫“”。但最近行业曝出个惊人数据:2025年,芯片
    的头像 发表于 06-03 17:50 748次阅读

    移动电源EMC整改:认证失败一次通过的实战经验

    深圳南柯电子|移动电源EMC整改:认证失败一次通过的实战经验
    的头像 发表于 05-26 11:25 585次阅读
    移动电源EMC整改:认证<b class='flag-5'>失败</b>到<b class='flag-5'>一次</b>通过的实战经验

    充电桩EMC整改:测试失败一次过检的标准化流程设计

    南柯电子|充电桩EMC整改:测试失败一次过检的标准化流程设计
    的头像 发表于 05-09 11:19 753次阅读

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次成功。这里程碑彰显了我们持续提供高性能车
    的头像 发表于 04-16 10:17 771次阅读
    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现<b class='flag-5'>流</b><b class='flag-5'>片</b><b class='flag-5'>成功</b>

    芯片失败都有哪些原因

    最近和某行业大佬聊天的时候聊到芯片失败这件事,我觉得这是个蛮有意思的话题,遂在网上搜集了
    的头像 发表于 03-28 10:03 1523次阅读
    <b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b><b class='flag-5'>失败</b>都有哪些原因

    一次性使用心电电极性能测试 深圳

    一次性使用心电电极性能测试 :YICE0196 心电电极电性能测试仪、 心电电极电性能测试仪(SEAM) 心电电极性能测试仪
    的头像 发表于 03-19 11:27 1142次阅读
    <b class='flag-5'>一次</b>性使用心电电极<b class='flag-5'>片</b>性能测试 深圳<b class='flag-5'>一</b>测

    芯片的基础知识

    宣布了项重大突破:他们成功了全球首颗5纳米工艺的车规级智能驾驶芯片——“神玑NX9031”。这
    的头像 发表于 12-24 09:39 2886次阅读
    <b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b>的基础知识

    PI发热制作流程(上)

    温,一次打样搞定终品,不再需要为款产品频繁修改设计和打样,节省大量时间成本和经济成本。 ③首创行业发热布线设计智能计算器,只需要输入四个
    的头像 发表于 12-16 11:22 1243次阅读
    PI发热<b class='flag-5'>片</b>制作流程(上)