0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电源完整性分析

硬件设计解析 来源:爱搞研究的阿灿 作者:爱搞研究的阿灿 2023-12-18 18:25 次阅读

一、电源噪声重要性

芯片内部有成千上万个晶体管,这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高,内部晶体管数 越来越大。芯片的外部引脚数有限,为一个晶体管提供单独的供电引脚是不现实的。芯 片的外部电源引脚提供给内部晶体管一个公共的供电节点, 因此内部晶体管状态的转换必 然引起电源噪声在芯片内部的传递。
  对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步, 但是由于内部延时的 差别,各个晶体管的状态转换不可能是严格同步的,当某些晶体管已完成了状态转换,另 一些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其 他门电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域,那么电 源噪声可能会被放大,并在门电路的输出端产生矩形脉冲干扰,进而引起电路的逻辑错误。芯片外部电源引脚处的噪声通过内部门电路的传播,还可能会触发内部寄存器产生状态转换。
  除了对芯片本身工作状态产生影响外,电源噪声还会对其他部分产生影响。比如电源噪 声会影响晶振、PLL、DLL 的抖动特性,AD 转换电路的转换精度等。由于最终产品工作温度的变化以及生产过程中产生的不一致性,如果是由于电源系统产生的问题,电路将非常难调试,因此最好在电路设计之初就遵循某种成熟的设计规则,使电源系统更加稳健。

二、电源噪声产生的原因

第一,稳压电源芯片本身的输出并不是恒定的,会有一定的波纹。这是由稳压芯片自身决定的,一旦选好了稳压电源芯片,对这部分噪声我们只能接受,无法控制。
  第二,稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源芯片通过感知其输出电压的变化,调整其输出电流,从而把输出电压调整到额定输出值。多数常用的稳压源调整电压的时间在 ms~us 级。因此,对于负载电流变化频率在直流到几百 KHz 之间时,稳压源可以很好的做出调整,保持输出电压的稳定。当负载瞬态电流变化频率超出这一范围时,稳压源的电压输出会出现跌落,从而产生电源噪声。现在,微处理器的内核及外设的时钟频 率已超过了 600 MHz,内部晶体管电平转换时间下降到 800 ps以下。这要求电源分配系统必须在直流到 1GHz 范围内都能快速响应负载电流的变化,但现有稳压电源芯片不可能满足这一苛刻要求。我们只能用其他方法补偿稳压源这一不足,这涉及到后面要讲的电源去耦。
  第三,负载瞬态电流在电源路径阻抗和地路径阻抗上产生的压降。PCB板上任何电气 路径不可避免的会存在阻抗,不论是完整的电源平面还是电源引线。对于多层板,通常提供 一个完整的电源平面和地平面,稳压电源输出首先接入电源平面,供电电流流电源平面,到达负载电源引脚。地路径和电源路径类似,只不过电流路径变成了地平面。完整平面的阻抗很低,但确实存在。如果不使用平面而使用引线,那么路径上的阻抗会更高。另外,引脚及焊盘本身也会有寄生电感存在,瞬态电流流此路径必然产生压降,因此负载芯片电源引脚处的电压会随着瞬态电流的变化而波动,这就是阻抗产生的电源噪声。在电源路径表现为负载芯片电源引脚处的电压轨道塌陷, 在地路径表现为负载芯片地引脚处的电位和参考地电位不同 (注意,这和地弹不同,地弹是指芯片内部参考地电位相对于板级参考地电位的 跳变)。

三、退耦电容使用

对于电容的安装,首先要提到的就是安装距离。容值最小的电容,有最高的谐振频率, 去耦半径最小,因此放在最靠近芯片的位置。容值稍大些的可以距离稍远,最外层放置容值 最大的。但是,所有对该芯片去耦的电容都尽靠近芯片。
  在放置时,最好均匀分布在芯片的四周,对一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置,一般都是均匀分布在芯片的四个边上的。因此,电压扰动在芯片的四周都存在,去耦也必须对整个芯片所在区域均匀去耦。
  在安装电容时,要从焊盘拉出一小段引出线,然后通过过孔和电源平面连接,接地端也 同样。这样流电容的电流回路为:电源平面->过孔->引出线->焊盘->电容->焊盘->引出>过孔->地平面(放置过孔的基本原则就是让这一环路面积最小,进而使总的寄生电感最小)。
  由于印制线越宽,电感越小,从焊盘到过孔的引出线尽加宽,如果可能,尽和焊盘宽度相同。这样即使是 0402 封装的电容,你也可以使用 20mil 宽的引出线。
  需要强调一点:有些工程师为了节省空间,有时让多个电容使用公共过孔。任何情况下都不要这样做。最好想办法优化电容组合的设计,少电容数。

四、总结

电源系统去耦设计要把引脚去耦和电源平面去耦结合使用已达到最优设计。时钟、 PLL、 DLL 等去耦设计要使用引脚去耦,必要时还要加滤波网络模拟电源部分还要使用磁珠等进 行滤波。针对具体应用选择退耦电容的方法也很流行,如在电路板上发现某个频率的干扰较 大,就要专门针对这一频率选择合适的电容,改进系统设计。总之,电源系统的设计和具体 应用密切相关,不存在放之四海皆准的具体方案。关键是掌握基本的设计方法,具体情况具 体分析,才能很好的解决电源去耦问。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电源
    +关注

    关注

    182

    文章

    16554

    浏览量

    244767
  • 芯片
    +关注

    关注

    447

    文章

    47804

    浏览量

    409173
  • 晶体管
    +关注

    关注

    76

    文章

    9056

    浏览量

    135225
  • 完整性
    +关注

    关注

    1

    文章

    12

    浏览量

    10283
收藏 人收藏

    评论

    相关推荐

    构建系统思维:信号完整性,看这一篇就够了!

    信号完整性、提升产品质量的必由之路。 八、解决问题能力 ​对于信号完整性工程师而言, 仿真和测试只是手段 ,真正的核心是分析和解决问题的能力。现代工程师能轻松获取波形曲线,但理解其背后的意义和问题才是
    发表于 03-05 17:16

    电源完整性问题是指什么?电源完整性分析

    电源的作用是为系统提供稳定的电压及电流。电源完整性问题是指电源的电压、纹波及噪声不满足系统的工作要求,通过合理的电源供电网络设计可以减小
    的头像 发表于 02-22 10:09 1223次阅读
    <b class='flag-5'>电源</b><b class='flag-5'>完整性</b>问题是指什么?<b class='flag-5'>电源</b><b class='flag-5'>完整性</b><b class='flag-5'>分析</b>

    电源完整性设计的重要三步!

    在现代电子设计中,电源完整性是PCB设计不可或缺的一部分。为了确保电子设备有稳定性能,从电源的源头到接收端,我们都必须全面考虑和设计。如电源模块、内层平面以及供电芯片等,通过精心设计和
    发表于 02-21 21:37

    电源完整性分析

    一、电源噪声重要性   芯片内部有成千上万个晶体管,这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高,内部晶体管数 越来越大。芯片
    的头像 发表于 12-21 17:15 216次阅读

    PCB走线的电源完整性和PDN设计

    SI(信号完整性)研究的是信号的波形质量,而PI(电源完整性)研究的是电源波形质量, PI研究的对象是PDN(Power Distribution Network,
    发表于 11-09 11:44 718次阅读
    PCB走线的<b class='flag-5'>电源</b><b class='flag-5'>完整性</b>和PDN设计

    基于ARM11的电源完整性分析

    电子发烧友网站提供《基于ARM11的电源完整性分析.pdf》资料免费下载
    发表于 11-07 14:51 0次下载
    基于ARM11的<b class='flag-5'>电源</b><b class='flag-5'>完整性</b><b class='flag-5'>分析</b>

    电源完整性设计---于博士

    电子发烧友网站提供《电源完整性设计---于博士.pdf》资料免费下载
    发表于 10-13 10:11 8次下载
    <b class='flag-5'>电源</b><b class='flag-5'>完整性</b>设计---于博士

    信号完整性分析

    手工连线面成的样机同规范布线的最终印制板产品一样都能正常工作。 但是现在时钟频率提高了,信号上升边也已普遍变短。对大多数电子产品而言,当时钟频率超过100MHz或上升边小于1 ns时,信号完整性效应
    发表于 09-28 08:18

    如何利用全新互连系统提高电源完整性和信号完整性

    一种新的连接器系统通过改善电源完整性来提高信号完整性。优化电源完整性可提供更大的信号完整性余量,
    的头像 发表于 08-30 10:37 835次阅读
    如何利用全新互连系统提高<b class='flag-5'>电源</b><b class='flag-5'>完整性</b>和信号<b class='flag-5'>完整性</b>?

    信号完整性分析科普

    何为信号完整性分析信号完整性包含:波形完整性(Waveformintegrity)时序完整性(Timingintegrity)
    的头像 发表于 08-17 09:29 3392次阅读
    信号<b class='flag-5'>完整性</b><b class='flag-5'>分析</b>科普

    信号完整性分析第1版中文版信号完整性分析第1版中文版

    信号完整性分析第1版中文版
    发表于 07-14 11:07 0次下载

    如何才能设计一个良好的PDN系统呢?

    电源完整性分析的重要性前面已经介绍过了,可以说良好的PDN设计不仅能为电源传输提供低阻抗的通路、保障电源设计满足各项指标要求
    的头像 发表于 06-16 09:22 1489次阅读
    如何才能设计一个良好的PDN系统呢?

    模拟电路设计和电源完整性,职业发展前景差距大吗?

    模拟电路设计(电源or信号链)和电源完整性,职业发展前景差距大吗?
    发表于 06-07 11:31

    利用时域和频域巧解信号完整性/电源完整性的问题

    编者注:在分析信号完整性电源完整性问题时经常会提到在时域中分析和在频域中分析。不管是什么
    的头像 发表于 05-14 10:45 591次阅读
    利用时域和频域巧解信号<b class='flag-5'>完整性</b>/<b class='flag-5'>电源</b><b class='flag-5'>完整性</b>的问题

    电源完整性分析

    一、电源噪声重要性 芯片内部有成千上万个晶体管,这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高,内部晶体管数 越来越大。芯片的外部
    的头像 发表于 05-11 10:17 390次阅读