0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

异步复位同步撤离是什么意思?如何做到异步复位同步撤离呢?

冬至子 来源:芯时代青年 作者:尼德兰的喵 2023-12-04 13:57 次阅读

复位消抖之后的下一件事,异步复位同步撤离。这句话什么意思呢?

对于使用异步复位的系统,低电平复位系统时复位信号是允许不与工作时钟对齐的即纯纯异步复位;

但是在复位撤离时,需要与工作时钟对齐,即满足removal time要求(在时钟有效沿来临之后,异步复位信号需要继续保持有效的最短时间),或者说复位的撤离行为是受到时钟控制的。

既然都已经是异步复位了,为何还要多此一举呢?

1.对于复位这个操作行为而言,纯异步处理是完全可以的,因为所有的元器件都会最终回到初始值。当然了,这里指的是整体复位或者说带保护的局部复位。你别管这些寄存器谁先复位谁后复位谁出现亚稳态了,只要不是着火了最后都会回到复位值。就像电视剧里说的“反正早晚都是没,早没晚没又有什么区别呢”。所以异步复位出电路是没有任何问题的。

2.但是对于复位撤销这个行为就不一样了。一旦复位撤销了各个元器件就会开始工作了,但是复位信号如果是纯异步的打到某个寄存器接口上的时候可能就撞到亚稳态窗口上了(不满足removal time),亚稳态就会在电路里开始蔓延捣乱,出现什么情况可就难说了。所以复位撤离这个事必须得是受到时钟控制的,不能是纯异步电路。

这里有一点要注意哈,同步撤离这个操作解决的是异步复位可能的亚稳态问题,并不是说能够保证所有的寄存器在同一时间收到复位撤离的操作。

这个事就类似与信号打3拍同步一样,咱们先解决亚稳态问题,再处理信号传的对不对的问题。通过异步复位同步撤离先确保没有亚稳态,再处理寄存器不能在同一拍接收到复位撤销导致错误的问题。

如何做到异步复位同步撤离呢?请看下面这个电路:

图片

rst_n经过滤波后得到prst_n,因此我们只需要分析prst_n的行为影响即可。

1.正常工作状态下,prst_n==1;
1.
2.异步复位时prst_n由1跳转为0,两个D触发器立刻被复位。也就是说rst_work_n会立即下拉至低电平复位系统,这个下拉显然时候不受时钟控制的,因此实现了异步复位;

3.复位撤离时prst_n由0跳转为1,两个D触发器的复位被撤销了开始正常工作。但是高电平需要两个周期才会到达rst_work_n端,这两个周期足以消除复位带来的亚稳态并且保证系统感知的复位rst_work_n在时钟沿上,因此实现了同步撤销;

借助于这个电路设计,系统的异步复位同步撤离功能就实现了。不过当年我还问了大佬一个问题:这样的话系统就延时了2个周期才复位的啊,会不会有bug?

大佬的回答是这样的:你这啥系统啊真的在乎这一两个周期的事么?早跑几周期晚跑几周期有啥关系,只要别跑错了就行!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    30

    文章

    5032

    浏览量

    117745
  • D触发器
    +关注

    关注

    2

    文章

    147

    浏览量

    47381
  • 异步复位
    +关注

    关注

    0

    文章

    45

    浏览量

    13251
  • 时钟控制
    +关注

    关注

    0

    文章

    16

    浏览量

    6764
收藏 人收藏

    评论

    相关推荐

    同步复位电路和异步复位电路区别分析

    异步复位信号a是异步复位信号源,异步复位信号b、c、d是到达触发器的
    的头像 发表于 06-26 05:36 2.3w次阅读
    <b class='flag-5'>同步</b><b class='flag-5'>复位</b>电路和<b class='flag-5'>异步</b><b class='flag-5'>复位</b>电路区别分析

    Xilinx FPGA异步复位同步释放—同步后的复位该当作同步复位还是异步复位

    针对异步复位同步释放,一直没搞明白在使用同步化以后的复位信号时,到底是使用同步
    发表于 06-21 09:59 815次阅读
    Xilinx FPGA<b class='flag-5'>异步</b><b class='flag-5'>复位</b><b class='flag-5'>同步</b>释放—<b class='flag-5'>同步</b>后的<b class='flag-5'>复位</b>该当作<b class='flag-5'>同步</b><b class='flag-5'>复位</b>还是<b class='flag-5'>异步</b><b class='flag-5'>复位</b>?

    FPGA中的同步异步复位

    和removal时序检查;异步复位同步撤离(推荐使用) 优点:能避免纯异步或纯同步
    发表于 03-20 21:57

    如何区分同步复位异步复位

    问:如何区分同步复位异步复位?可以理解为同步复位是作用于状态,然后通过状态来驱动电路
    发表于 04-24 13:23

    同步复位异步复位到底孰优孰劣

    异步复位同步释放的理解目录目录同步复位异步复位
    发表于 01-17 07:01

    如何区分同步复位异步复位

    今天给大侠带来如何区分同步复位异步复位?,话不多说,上货。 如何区分同步复位
    发表于 05-22 17:33

    FPGA设计中的异步复位同步释放问题

    异步复位同步释放 首先要说一下同步复位异步复位的区
    发表于 06-07 02:46 2005次阅读

    简谈同步复位异步复位

    大家好,谈到同步复位异步复位,那咱们就不得不来聊一聊复位这个词了。在数字逻辑电路设计中,电路通过复位
    的头像 发表于 05-17 09:30 1.3w次阅读
    简谈<b class='flag-5'>同步</b><b class='flag-5'>复位</b>和<b class='flag-5'>异步</b><b class='flag-5'>复位</b>

    如何区分同步复位异步复位

    问:如何区分同步复位异步复位?可以理解为同步复位是作用于状态,然后通过状态来驱动电路
    的头像 发表于 06-11 15:15 6469次阅读

    Xilinx FPGA的同步复位异步复位

    对于xilinx 7系列的FPGA而言,flip-flop支持高有效的异步复/置位和同步复位/置位。对普通逻辑设计,同步复位
    发表于 07-13 09:31 6160次阅读

    详细讲解同步后的复位同步复位还是异步复位

    针对异步复位同步释放,一直没搞明白在使用同步化以后的复位信号时,到底是使用同步
    的头像 发表于 04-27 18:12 4249次阅读
    详细讲解<b class='flag-5'>同步</b>后的<b class='flag-5'>复位</b>是<b class='flag-5'>同步</b><b class='flag-5'>复位</b>还是<b class='flag-5'>异步</b><b class='flag-5'>复位</b>?

    【FPGA】异步复位同步释放的理解

    异步复位同步释放的理解目录目录 同步复位异步复位
    发表于 01-17 12:53 4次下载
    【FPGA】<b class='flag-5'>异步</b><b class='flag-5'>复位</b>,<b class='flag-5'>同步</b>释放的理解

    同步复位异步复位的区别

    请简述同步复位异步复位的区别,说明两种复位方式的优缺点,并解释“异步
    的头像 发表于 08-14 11:49 4110次阅读

    浅析异步复位同步释放与同步复位打拍模块

    异步复位同步释放:rst_synchronizer.v
    的头像 发表于 08-21 09:27 573次阅读
    浅析<b class='flag-5'>异步</b><b class='flag-5'>复位</b><b class='flag-5'>同步</b>释放与<b class='flag-5'>同步</b><b class='flag-5'>复位</b>打拍模块

    同步复位异步复位到底孰优孰劣呢?

    同步复位异步复位到底孰优孰劣呢? 同步复位异步
    的头像 发表于 01-16 16:25 330次阅读