浅析异步复位同步释放与同步复位打拍模块
1、异步复位同步释放
异步复位同步释放：rst_synchronizer.v
采用3级同步打拍模块
异步复位async_rst_n连接到3级同步寄存器复位端
时钟采用目的时钟dst_clk
第一个寄存器输入D端接高电平，Q端驱动下一级寄存器的D端，
最后一级reg的Q端就是作为模块输出的已同步到dst_clk时钟域的复位信号
模块特点：
采用3级同步器减少亚稳定发生概率（7nm，5nm时钟频率一般在1GHz左右会采用3级同步器）
一般设计会采用定制模块实现，保证3级寄存器的上一级Q端和下一级D端延时很小
2、同步复位打拍模块 同步复位同步打拍：rst_multi_pipeline.v
采用多个寄存器实现
所有寄存器输入D端接高电平
输出q端作为复位连接到下一级寄存器的复位端rst_n
首个寄存器复位端来自rst_synchronizer.v的输出复位信号
模块特点：
采用多级寄存器同步打拍，便于时序收敛，布局布线以及增加驱动能力
采用多级寄存器打拍，还能便于芯片整理复位平衡的。
审核编辑：刘清
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
寄存器
+关注
关注
30文章
5035浏览量
117746 -
延时器
+关注
关注
1文章
36浏览量
14735 -
同步器
+关注
关注
1文章
78浏览量
14489 -
异步复位
+关注
关注
0文章
45浏览量
13251 -
CLK
+关注
关注
0文章
122浏览量
16912
原文标题：异步复位同步释放与同步复位打拍
文章出处：【微信号：处芯积律，微信公众号：处芯积律】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
Xilinx FPGA异步复位同步释放—同步后的复位该当作同步复位还是异步复位？
针对异步复位、同步释放，一直没搞明白在使用同步化以后的复位信号时，到底是使用
发表于 06-21 09:59
•816次阅读
异步复位同步释放有多个时钟域时如何处理 异步复位同步释放的策略
对于从FPGA外部进来的信号，我们通常采用“异步复位同步释放的策略”，具体电路如下图所示。
同步复位sync和异步复位async
库内的DFF都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会耗费较多的逻辑资源。1）复位
发表于 11-14 16:03
verilog 异步复位同步释放
fpga 的 异步复位同步释放代码如下module asy_rst(clk,rst_n,asy_rst);input clk;input rst_n;output asy_rst;re
发表于 05-28 13:02
工商网监
评论