0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

d触发器有记忆功能吗 D触发器的基本原理

要长高 来源:网络整理 作者:网络整理 2023-11-29 14:52 次阅读

d触发器有记忆功能吗

D触发器(D flip-flop)可以存储一位二进制数据的状态,因此具有记忆功能。D触发器通常用于数字电路中,用于实现寄存器、计数器等电路,可以通过时钟信号进行同步操作,使它们可以存储和操作二进制数据。值得注意的是,D触发器只能存储一位二进制数据,如果要存储更多的数据,则需要使用多位寄存器。

D 触发器

wKgaomVm302ADRQlAAJbtUkPP8c435.png

采用与和或非的D触发器功能是一样的,但都是或非元件减少对元件种类的要求。

SR latch:S输入端水平对面的是Q非端,但锁存的数据是出现在Q端;D flipflop的S端水平对面就是Q端,因为中间加了元件。

边沿触发的D触发器需要两个电平触发的D触发器组合而成,原理就是第一级的D触发器随着电平改变了输出,但第二级需要等到高电平的到来才能改变,也就是时钟的跳变。

wKgZomVm316AaJ_cAAIfztkh0a0443.png

D触发器的基本原理

D触发器是数字电路中最常用的触发器类型之一,它用于存储一位二进制数据的状态。其基本原理如下:

D触发器由两个交叉耦合的反相器(也称为非门)组成,常用的形式是由两个NAND门构成。这两个NAND门的输出分别连接到对方的输入端,形成一个正反馈回路。

D触发器具有一个输入端D(Data)和一个时钟输入端CLK(Clock)。当时钟输入为高电平(上升沿或下降沿)时,D触发器会根据输入端D的值来改变其输出。

具体操作如下:

1. 当CLK为低电平时,D触发器处于暂存状态,输入信号D不会被传递到输出。

2. 当CLK为高电平时,D触发器被使能,此时输入信号D的值会被传递到输出。

3. 在CLK的边沿(上升沿或下降沿)上,D触发器会将输入信号D的值保持到输出端,即存储起来。D触发器的输出保持在这个状态,直到下一次时钟边沿到来,并依据新的输入值进行更新。

总结一下,D触发器在时钟边沿发生时将输入信号D的值传递到输出,并在时钟保持期间保持该值。这使得D触发器能够存储输入信号的状态,具备记忆功能。

D触发器的输出会受到时钟的控制,只有在时钟边沿的瞬间才会发生变化。

审核编辑:黄飞

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    30

    文章

    5032

    浏览量

    117746
  • 二进制
    +关注

    关注

    2

    文章

    707

    浏览量

    41252
  • 计数器
    +关注

    关注

    32

    文章

    2123

    浏览量

    92987
  • D触发器
    +关注

    关注

    2

    文章

    147

    浏览量

    47381
收藏 人收藏

    评论

    相关推荐

    比较器和施密特触发器基本原理

    比较器和施密特触发器基本原理
    的头像 发表于 04-11 19:26 1.2w次阅读
    比较器和施密特<b class='flag-5'>触发器</b>的<b class='flag-5'>基本原理</b>

    触发器实验

    触发器实验1)熟悉常用触发器的逻辑功能及测试方法。2)了解触发器逻辑功能的转换。三.实验内容及步骤 (1)   基本RS
    发表于 03-20 10:01

    基本RS触发器实验

    新课第五章 触发器5.1 概述1、触发器具有“记忆功能,它是构成时序逻辑电路的基本单元。本章首先介绍基本RS触发器的组成原理、特点和逻辑
    发表于 04-02 11:58

    触发器PPT电子教案

    不变。所以,触发器可以记忆1位二值信号。根据逻辑功能的不同,触发器可以分为RS触发器D
    发表于 09-16 16:06

    D触发器Verilog描述

    ,呵呵。。。上半年,由于Boss项目,学习了FPGA,学的有点急,也断断续续的,才过几个月,似乎知识已经远去,打开电脑,速览以前的资料,记忆又回来了。。。简单记录下这道题,权当回忆。。。//基本D触发器
    发表于 02-22 13:54

    关于D触发器的问题

    `如图所示,图中第一个触发器D接第二个触发器的非Q端,这个时序图,整不明白啊,我的看法是:当第一个时钟信号高电平来的时候,第一个触发器的输出状态Q是不能判断的啊,因为
    发表于 01-16 11:50

    请问电平触发D触发器型号哪些?

    电平触发D触发器型号哪些?大部分都是边沿触发的,现在要用到电平触发器,不知道具体型号没法买到
    发表于 02-28 14:32

    什么是触发器 触发器的工作原理及作用

    ”,分别称为置“1”端和置“0”端。常见的触发器R-S触发器D触发器和J-K触发器等三种,下
    发表于 12-25 17:09

    图文并茂:D触发器电路设计教程

    会改变状态,并且不会在时钟转换发生之前在其输出上存储任何数据。换句话说,输出被“锁存”为逻辑“ 0”或逻辑“ 1”。D触发器的真值表Clkd问问描述↓»0X问问记忆不变↑»1001个重设Q»0
    发表于 02-03 08:00

    jk触发器设计d触发器

    jk触发器设计d触发器,根据原理图实现模8加1计数,来源于西电慕课貌似这个软件只有5.0和5.12两个版本。在win10下拖曳器件会发生残影的现象,而且无法修改连线。虽然
    发表于 07-22 08:39

    常见的触发器包括哪些

    单片机内部大量寄存, 寄存是一种能够存储数据的电路, 由触发器构成。1.触发器触发器是一种
    发表于 01-20 07:13

    D触发器,CLK突变时,输入D也突变,触发器的输出应该如何判定?

    做了一个仿真:key_in作为D触发器的输入,led_out作为触发器输出,时钟周期20ns,key_in每10ns随机变化一次,这样的设置下,key_in信号的变化沿有时会和时钟上升沿重合,根据
    发表于 01-25 22:41

    单路D触发器功能呢?哪些引脚

    单路D触发器功能呢?哪些引脚?如何利用单路D触发器
    发表于 02-28 08:06

    主从sr触发器基本原理分析

    主从触发器的工作分两步进行。第一步,当CP由0跳变到1及CP=1期间,主触发器接收输入信号激励,状态发生变化;而主从sr触发器基本原理分析由1变为0,主从sr
    的头像 发表于 02-08 14:07 6w次阅读
    主从sr<b class='flag-5'>触发器</b><b class='flag-5'>基本原理</b>分析

    D触发器基本原理

    负跳沿触发的主从触发器工作时,必须在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号,那么就有可能使触发器的状态出错。而边沿触发器允许在CP
    发表于 07-12 08:50 9.7w次阅读
    D<b class='flag-5'>触发器</b><b class='flag-5'>基本原理</b>